[發(fā)明專利]基于多塊USB接口芯片提高與上位機(jī)通訊速率的方法

在審

• 申請?zhí)枺?/td>: 201910369736.9
• 申請日: 2019-05-06
• 公開（公告）號(hào): CN110147338A
• 公開（公告）日: 2019-08-20
• 發(fā)明（設(shè)計(jì)）人: 張治國;賴小松;王藝璇;施博文
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38
• 代理公司: 成都立信專利事務(wù)所有限公司 51100
• 代理人: 馮忠亮

本發(fā)明公開了一種基于多塊USB接口芯片提高與上位機(jī)通訊速率的方法，解決下位機(jī)數(shù)據(jù)輸入模塊的速率與上位機(jī)通訊速率不匹配問題。本發(fā)明包括并口數(shù)據(jù)輸入模塊、N塊USB接口芯片、上位機(jī)多線程并發(fā)數(shù)據(jù)處理程序。其中數(shù)據(jù)輸入模塊通過并口連接于FPGA，F(xiàn)PGA通過SPI通訊協(xié)議分別連接于各塊USB接口芯片，同時(shí)各塊USB接口芯片通過USB協(xié)議連接于上位機(jī)，由上位機(jī)多線程并發(fā)程序解析各塊USB接口芯片數(shù)據(jù)。本發(fā)明通過多塊USB接口芯片并行傳輸，大幅提高了傳輸速率，解決了下位機(jī)數(shù)據(jù)輸入速率與上位機(jī)傳輸速度不匹配問題。

技術(shù)領(lǐng)域

本發(fā)明涉及下位機(jī)和上位機(jī)數(shù)據(jù)通訊領(lǐng)域，具體涉及解決數(shù)據(jù)輸入模塊與多塊USB接口芯片并行傳輸方法。

背景技術(shù)

由于上位機(jī)具有運(yùn)行速率快，計(jì)算能力強(qiáng)等特點(diǎn)，通常將下位機(jī)的產(chǎn)生的各種數(shù)據(jù)送入上位機(jī)進(jìn)行處理，而當(dāng)下位機(jī)數(shù)據(jù)傳輸速率小于數(shù)據(jù)輸入速率時(shí)，將會(huì)造成數(shù)據(jù)的冗余，因而如何提高和上位機(jī)的通訊速率是該方式的關(guān)鍵。

為解決實(shí)時(shí)傳輸?shù)膯栴}，通常采用通訊速率更快的接口總線，或者自己實(shí)現(xiàn)USB通訊協(xié)議，針對具體的數(shù)據(jù)指定固定的傳輸模式。

現(xiàn)有技術(shù)方案一：

采用PCI總線傳輸方式，該總線的主要特點(diǎn)是傳輸速率高，其傳輸速度大于采樣傳輸速度時(shí)，可達(dá)到實(shí)時(shí)傳輸?shù)哪康摹?/p>

其缺點(diǎn)為：PCI不支持熱插拔，且需要插入電腦主機(jī)的PCI插槽才可以使用，而通常筆記本電腦不具備PCI插槽，使用具有局限性。

現(xiàn)有技術(shù)方案二：

USB接口芯片具有接口簡單，通訊簡單等特點(diǎn)。其內(nèi)部集成了MCU，工作原理是USB轉(zhuǎn)串口的機(jī)制，因而傳輸速度受到了限制，出了采用該種芯片，還可采取純粹的USB芯片，需要自己實(shí)現(xiàn)和USB通訊協(xié)議，完成上位機(jī)的數(shù)據(jù)交互，傳輸速率可以一定程度上提高，達(dá)到實(shí)時(shí)傳輸?shù)哪康摹?/p>

其缺點(diǎn)為：該方案需要自己實(shí)現(xiàn)USB通訊協(xié)議，開發(fā)難度大，且存在通訊不穩(wěn)地等特點(diǎn)。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種數(shù)據(jù)輸入速率與上位機(jī)通訊速率不匹配的解決辦法，避免數(shù)據(jù)冗余。

本發(fā)明是這樣實(shí)現(xiàn)的：

一種基于多塊USB接口芯片提高與上位機(jī)通訊速率的方法，包括并口數(shù)據(jù)輸入模塊、多塊USB接口芯片、上位機(jī)多線程數(shù)據(jù)處理程序，F(xiàn)PGA控制模塊，其中并口數(shù)據(jù)輸入模塊采取16線或8線并口作為輸入接口，多塊USB接口芯片傳輸速率總和大于并口數(shù)據(jù)輸入模塊的傳輸速率，F(xiàn)PGA控制模塊通過并口連接于并口數(shù)據(jù)輸入模塊，通過SPI通訊協(xié)議連接于各塊USB接口芯片，各塊USB接口芯片通過USB協(xié)議連接于上位機(jī)，F(xiàn)PGA控制模塊共有（N+1）個(gè)并行子程序，F(xiàn)PGA控制模塊內(nèi)部創(chuàng)建N個(gè)緩沖區(qū)用于保存并口數(shù)據(jù)輸入模塊里面的數(shù)據(jù)，每個(gè)緩沖區(qū)的大小為64個(gè)字節(jié)，F(xiàn)PGA控制模塊第一個(gè)并行子程序?yàn)樽x取子程序，其功能是將并口數(shù)據(jù)輸入模塊里面的數(shù)據(jù)按字節(jié)大小依次寫入N個(gè)緩沖區(qū)，每個(gè)緩沖區(qū)對應(yīng)一塊USB接口芯片，然后其余N個(gè)并行子程序?yàn)閭鬏斪映绦颍涔δ苁峭ㄟ^SPI協(xié)議驅(qū)動(dòng)各個(gè)USB接口芯片將每塊緩沖區(qū)的數(shù)據(jù)傳輸至上位機(jī)，在上位機(jī)創(chuàng)建N+1個(gè)線程安全隊(duì)列：queue，queue1……queueN，上位機(jī)創(chuàng)建N+1個(gè)子線程，其中前N個(gè)子線程用于接收N塊USB接口芯片傳上來的數(shù)據(jù)，并將數(shù)據(jù)依次存入queue1到queueN線程安全隊(duì)列里，第N+1個(gè)子線程將queue1，queue2……queueN線程安全隊(duì)列的數(shù)據(jù)依次取出放入queue線程安全隊(duì)列里，合成并口數(shù)據(jù)輸入模塊的原始數(shù)據(jù)，即把queue1里面的數(shù)據(jù)彈出一幀數(shù)據(jù)放入queue線程安全隊(duì)列，然后把queue2里面的數(shù)據(jù)彈出一幀數(shù)據(jù)放入queue線程安全隊(duì)列，直到把第N個(gè)queueN線程安全隊(duì)列里面的數(shù)據(jù)彈出一幀數(shù)據(jù)放入queue線程安全隊(duì)列，然后重復(fù)以上步驟，queue線程安全隊(duì)列里面的數(shù)據(jù)便是原始數(shù)據(jù)信號(hào)，供數(shù)字信號(hào)處理。

FPGA的工作流程如下：