[發(fā)明專利]一種SRAM型FPGA單粒子翻轉(zhuǎn)加固定時刷新頻率確定方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201910368564.3
• 申請日: 2019-05-05
• 公開（公告）號: CN110209547B
• 公開（公告）日: 2023-06-16
• 發(fā)明（設(shè)計）人: 賈曉宇;王穎;王建昭;李衍存;秦珊珊;鄭玉展;張慶祥
• 申請（專利權(quán)）人: 北京空間飛行器總體設(shè)計部
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

1.一種SRAM型FPGA單粒子翻轉(zhuǎn)加固定時刷新頻率確定方法，其特征在于步驟如下：

(1)對FPGA電路進(jìn)行加固設(shè)計，根據(jù)空間輻射環(huán)境、FPGA電路的靜態(tài)翻轉(zhuǎn)截面曲線對FPGA電路進(jìn)行在軌靜態(tài)翻轉(zhuǎn)率分析，獲取FPGA電路的在軌靜態(tài)翻轉(zhuǎn)率u；

(2)對初始狀態(tài)下FPGA電路的配置文件進(jìn)行改寫，隨機(jī)寫入N位翻轉(zhuǎn)，運(yùn)行FPGA電路，記錄M次試驗中，在不同翻轉(zhuǎn)位數(shù)情況下出現(xiàn)輸出錯誤或功能中斷的試驗次數(shù)，并計算FPGA電路運(yùn)行的錯誤比例λ_N；

(3)逐步增大FPGA電路的配置文件中翻轉(zhuǎn)的位數(shù)N，當(dāng)FPGA運(yùn)行的錯誤比例λ_N大于50％時，停止故障注入試驗，并記錄錯誤比例λ_N；

(4)根據(jù)步驟(3)記錄數(shù)據(jù)計算N位翻轉(zhuǎn)下的平均敏感位比例r_N，判斷當(dāng)N增大時，N位翻轉(zhuǎn)下的平均敏感位比例r_N隨翻轉(zhuǎn)位數(shù)N的增大倍數(shù)是否大于變化閾值K，若是，則進(jìn)入步驟(5)進(jìn)行最小在軌翻轉(zhuǎn)率判斷；否則停止試驗，返回步驟(1)對FPGA電路進(jìn)行重新加固設(shè)計；

(5)計算當(dāng)前加固設(shè)計的最小在軌翻轉(zhuǎn)率E_min，并判斷最小在軌翻轉(zhuǎn)率E_min是否小于型號任務(wù)設(shè)定的電路錯誤率E₀，若E_min不小于E₀，則加固后的FPGA電路抗輻射性能不足，返回步驟(1)對FPGA電路進(jìn)行重新加固設(shè)計；若E_min大于E₀，則加固設(shè)計有效，進(jìn)入步驟(6)；

(6)對加固設(shè)計有效的FPGA電路進(jìn)行定時刷新，計算FPGA電路錯誤率與定時刷新頻率f的關(guān)系；

(7)在型號任務(wù)的許可范圍內(nèi)任意選取刷新頻率f，計算當(dāng)前刷新頻率下FPGA電路錯誤率E_f，并與型號任務(wù)設(shè)定的電路錯誤率E₀進(jìn)行比較，若E_f小于E₀，則當(dāng)前刷新頻率可用，否則當(dāng)前刷新頻率過低，增大定時刷新頻率并重新計算該刷新頻率下FPGA電路錯誤率；

記錄滿足步驟(7)中篩選條件的定時刷新頻率與FPGA應(yīng)用錯誤在對應(yīng)刷新頻率f下錯誤率E_f的數(shù)值，并重復(fù)步驟(7)獲得型號任務(wù)許可的刷新頻率范圍內(nèi)的E_f-f曲線，供用戶自行選擇刷新頻率；

所述步驟(2)中，初始狀態(tài)下注入翻轉(zhuǎn)的位數(shù)N等于1，所述FPGA電路運(yùn)行的錯誤比例λ_N為，可觀察狀態(tài)下FPGA電路輸出錯誤或功能中斷的次數(shù)與試驗總次數(shù)M的比值，其中試驗總次數(shù)M的設(shè)定條件如下：

持續(xù)進(jìn)行試驗，直到觀察到50次及以上的輸出錯誤或者功能中斷；如對試驗時間有限制，則可以將觀察到的輸出錯誤或者功能中斷次數(shù)降低到20次；

所述N位翻轉(zhuǎn)初始位數(shù)為1，在M次試驗中，翻轉(zhuǎn)位數(shù)以指數(shù)形式遞增；

當(dāng)FPGA電路運(yùn)行時無法觀察到錯誤與功能中斷的發(fā)生，則可以在經(jīng)過[16u/E₀]次試驗后結(jié)束故障注入試驗，同時以95％置信度下錯誤比例上限E₀/4u作為該次試驗的錯誤比例λ_N；

所述步驟(5)中，N位翻轉(zhuǎn)下的平均敏感位比例r_N的計算方法如下：

所述變化閾值K為r_N的增大倍數(shù)，即取翻轉(zhuǎn)位數(shù)N最大值為N_max時，平均敏感位比例為r_{N_max}：

K＝r_{N_max}/r₁；

若變化閾值K5，則加固設(shè)計有效，否則認(rèn)定加固后的FPGA電路抗輻射性能不足，返回步驟(1)對FPGA電路進(jìn)行重新加固設(shè)計；

所述步驟(5)中，最小在軌翻轉(zhuǎn)率E_min的計算公式為：

E_min＝λ₁u；

所述步驟(6)中，錯誤率E_f與定時刷新周期f的關(guān)系式如下：

P(N)＝u^Nf^-Ne^-u/f/N！

式中，P(N)為一個刷新周期內(nèi)發(fā)生N位翻轉(zhuǎn)的概率，u是FPGA配置區(qū)在軌靜態(tài)翻轉(zhuǎn)率，E_f是以f為刷新頻率下FPGA電路的在軌錯誤率；

其中，實現(xiàn)SRAM型FPGA單粒子翻轉(zhuǎn)加固定時刷新頻率確定方法的SRAM型FPGA抗單粒子翻轉(zhuǎn)加固定時刷新頻率確定系統(tǒng)，包括故障注入模塊、運(yùn)行錯誤比例判斷模塊、在軌翻轉(zhuǎn)率判斷模塊、電路錯誤率計算模塊、刷新頻率選取模塊，其中：

故障注入模塊：對初始狀態(tài)下FPGA電路的配置文件進(jìn)行改寫，隨機(jī)寫入N位翻轉(zhuǎn)，運(yùn)行FPGA電路，記錄M次試驗中，在不同翻轉(zhuǎn)位數(shù)情況下出現(xiàn)輸出錯誤或功能中斷的試驗次數(shù)；同時逐步增大翻轉(zhuǎn)的位數(shù)N，進(jìn)行重復(fù)試驗并記錄實驗數(shù)據(jù)；

運(yùn)行錯誤比例判斷模塊：根據(jù)故障注入模塊記錄的試驗數(shù)據(jù)，計算在不同翻轉(zhuǎn)位數(shù)N的情況下，F(xiàn)PGA電路運(yùn)行的錯誤比例λ_N，當(dāng)錯誤比例λ_N大于50％時，向故障注入模塊發(fā)送停止試驗指令，記錄錯誤比例λ_N；

在軌翻轉(zhuǎn)率判斷模塊：根據(jù)運(yùn)行錯誤比例判斷模塊所得不同翻轉(zhuǎn)位數(shù)N的情況下記錄的錯誤比例λ_N，分別計算N位翻轉(zhuǎn)下的平均敏感位比例r_N，判斷當(dāng)N增大時，N位翻轉(zhuǎn)下的平均敏感位比例r_N隨翻轉(zhuǎn)位數(shù)N的增大倍數(shù)是否大于變化閾值K，若是，則進(jìn)行電路錯誤率判斷；否則停止試驗，對FPGA電路進(jìn)行重新加固設(shè)計；

電路錯誤率計算模塊：計算當(dāng)前加固設(shè)計的最小在軌翻轉(zhuǎn)率E_min，并判斷最小在軌翻轉(zhuǎn)率E_min是否小于型號任務(wù)設(shè)定的電路錯誤率E₀，若E_min不小于E₀，則加固后的FPGA電路抗輻射性能不足，對FPGA電路進(jìn)行重新加固設(shè)計；若E_min大于E₀，則加固設(shè)計有效，進(jìn)行刷新頻率選取；

刷新頻率選取模塊：對加固設(shè)計有效的FPGA電路進(jìn)行定時刷新，計算FPGA電路錯誤率與定時刷新頻率f的關(guān)系式，型號任務(wù)的許可范圍內(nèi)任意選取刷新頻率f，計算當(dāng)前刷新頻率下FPGA電路錯誤率E_f，并與型號任務(wù)設(shè)定的電路錯誤率E₀進(jìn)行比較，若E_f小于E₀，則當(dāng)前刷新頻率可用，否則當(dāng)前刷新頻率過低，增大定時刷新頻率并重新計算該刷新頻率下FPGA電路錯誤率直至滿足型號任務(wù)需求；

其中，根據(jù)空間輻射環(huán)境、FPGA電路的靜態(tài)翻轉(zhuǎn)截面曲線對FPGA電路進(jìn)行在軌靜態(tài)翻轉(zhuǎn)率分析，確定與刷新頻率相關(guān)的翻轉(zhuǎn)率；

于故障注入過程中，進(jìn)行輸出錯誤或功能中斷的試驗次數(shù)估計；

通過調(diào)整翻轉(zhuǎn)位數(shù)記錄停止故障注入試驗后的錯誤比例參數(shù)，同時設(shè)定了錯誤比例判斷參數(shù)；

設(shè)定變化閾值K，判斷平均敏感位比例r_N隨翻轉(zhuǎn)位數(shù)N的增大倍數(shù)是否大于變化閾值K以確定是否要重新對FPGA電路進(jìn)行重新加固設(shè)計；

通過計算最小在軌翻轉(zhuǎn)率判斷加固是否有效并確定定時刷新頻率以降低錯誤發(fā)生頻率。