[發(fā)明專利]GOA電路和顯示裝置

在審

• 申請?zhí)枺?/td>: 201910366056.1
• 申請日: 2019-05-05
• 公開（公告）號: CN109961737A
• 公開（公告）日: 2019-07-02
• 發(fā)明（設計）人: 薛炎
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/3266;G09G3/36
• 代理公司: 深圳翼盛智成知識產(chǎn)權事務所(普通合伙) 44300
• 代理人: 黃威

本發(fā)明提供GOA電路和顯示裝置。GOA電路包括級聯(lián)的多個GOA電路單元。負責輸出第n級水平掃描信號的第n級GOA單元包括上拉單元、上拉控制單元、下傳單元、下拉單元、下拉維持單元以及自舉電容。所述上拉單元連接第n級水平掃描信號輸出端以及一組時鐘信號。所述第n級GOA單元能夠驅動三條行掃描線，且使用一組時鐘信號，所需的薄膜晶體管的數(shù)量較少和所需的信號線較少，實現(xiàn)GOA電路窄邊框。

【技術領域】

本發(fā)明涉及顯示技術領域，特別涉及一種GOA(gate driver on array)電路和顯示裝置。

【背景技術】

目前顯示面板的水平掃描線的驅動是由外接集成電路 (integrated circuit,IC)來實現(xiàn)的，外接集成電路可以控制各級行掃描線的逐級開啟，而采用GOA(gate driveron array)技術，即陣列基板行驅動技術，可以將行掃描驅動電路集成在顯示面板的基板上，能夠減少外接集成電路的數(shù)量，從而降低了顯示面板的生產(chǎn)成本，并且能夠實現(xiàn)顯示裝置的窄邊框化。IGZO(indium gallium zinc oxide)，即銦鎵鋅氧化物，具有高的遷移率和良好的器件穩(wěn)定性，目前廣泛的應用于顯示面板，然而，IGZO-GOA 電路設計較為復雜，薄膜晶體管(thin film transistor,TFT)的數(shù)量較多，不利于顯示面板的窄邊框化，與GOA電路的設計初衷不符。分用器(demultiplexer,Demux)GOA電路是一種能夠實現(xiàn) GOA電路窄邊框的方法，然而目前Demux GOA電路需要新增多組不同脈寬與幅值的時鐘信號源，因此，盡管減少了GOA整體版圖所占空間，但是極大增加了信號的數(shù)量，并且新增信號線也占用很大一部分空間。

故，有需要提供一種GOA電路和顯示裝置，以解決現(xiàn)有技術存在的問題。

【發(fā)明內容】

為解決上述技術問題，本發(fā)明的一目的在于提供GOA(gate driver on array)電路和顯示裝置，能夠驅動三條行掃描線，且使用一組時鐘信號，所需的薄膜晶體管(thinfilm transistor,TFT) 的數(shù)量較少和所需的信號線較少，實現(xiàn)GOA電路窄邊框。

為達成上述目的，本發(fā)明提供一GOA電路。所述GOA電路包括級聯(lián)的多個GOA電路單元。設n為自然數(shù)。負責輸出第n級水平掃描信號的第n級GOA單元包括上拉單元、上拉控制單元、下傳單元、下拉單元、下拉維持單元以及自舉電容。所述上拉單元連接第一節(jié)點、第二節(jié)點、直流低電壓以及一組時鐘信號。所述組時鐘信號包括第一時鐘信號、第二時鐘信號、第三時鐘信號和第四時鐘信號。所述上拉控制單元連接所述第一節(jié)點、所述第二節(jié)點、所述第一時鐘信號、當前級級傳信號輸出端以及前一級級傳信號輸出端或啟動脈沖觸發(fā)信號。所述下傳單元連接所述第一節(jié)點、所述當前級級傳信號輸出端以及第一直流高電壓。所述下拉單元連接所述第一節(jié)點、所述第二節(jié)點、所述前一級級傳信號輸出端、下一級級傳信號輸出端以及所述直流低電壓。所述下拉維持單元連接所述第一節(jié)點、所述第二節(jié)點、所述當前級級傳信號輸出端、所述第二直流高電壓以及所述直流低電壓。所述自舉電容的兩端分別連接所述第一節(jié)點和所述當前級級傳信號輸出端。

于本發(fā)明其中的一實施例中，所述組時鐘信號的所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號是波形相同的交流信號。

于本發(fā)明其中的一實施例中，所述上拉控制單元包括第一薄膜晶體管、第二薄膜晶體管和第三薄膜晶體管。所述第一薄膜晶體管的柵極連接所述第一時鐘信號，所述第一薄膜晶體管的源極和漏極分別連接所述第二節(jié)點和所述前一級級傳信號輸出端或所述啟動脈沖觸發(fā)信號。所述第二薄膜晶體管的柵極連接所述第一時鐘信號，所述第二薄膜晶體管的源極和漏極分別連接所述第一節(jié)點和所述第二節(jié)點。所述第三薄膜晶體管的柵極連接所述第一節(jié)點，所述第三薄膜晶體管的源極和漏極分別連接所述當前級級傳信號輸出端和所述第二節(jié)點。

于本發(fā)明其中的一實施例中，當n＝1時，所述第一薄膜晶體管的所述源極和所述漏極分別連接所述第二節(jié)點和所述啟動脈沖觸發(fā)信號。