[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

在審

• 申請?zhí)枺?/td>: 201910356548.2
• 申請日: 2019-04-29
• 公開（公告）號: CN111863816A
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計(jì)）人: 張毅俊
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L21/8244;H01L21/306;H01L21/336
• 代理公司: 上海知錦知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種半導(dǎo)體結(jié)構(gòu)及其形成方法，形成方法包括：提供基底，基底包括相鄰的N型晶體管區(qū)和P型晶體管區(qū)；在基底上形成功函數(shù)層，功函數(shù)層包括：形成在P型晶體管區(qū)的P型功函數(shù)層和形成在N型晶體管區(qū)的N型功函數(shù)層；去除N型晶體管區(qū)和P型晶體管區(qū)交界處的功函數(shù)層，形成開口；形成開口后，在基底上形成橫跨N型晶體管區(qū)和P型晶體管區(qū)的柵極層，用于與剩余的P型功函數(shù)層構(gòu)成P型柵極結(jié)構(gòu)，還用于與剩余的N型功函數(shù)層構(gòu)成N型柵極結(jié)構(gòu)。本發(fā)明實(shí)施例，形成開口，使得N型功函數(shù)層或者P型功函數(shù)層不易位于不同類型的晶體管區(qū)中，擴(kuò)大了形成功函數(shù)層的工藝窗口，使得半導(dǎo)體結(jié)構(gòu)的性能得到提高。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：邏輯、存儲器和模擬電路，其中存儲器件在集成電路產(chǎn)品中占了相當(dāng)大的比例。隨著半導(dǎo)體技術(shù)發(fā)展，對存儲器件進(jìn)行更為廣泛的應(yīng)用，需要將所述存儲器件與其他器件區(qū)同時形成在一個芯片上，以形成嵌入式半導(dǎo)體存儲裝置。例如將所述存儲器件內(nèi)嵌置于中央處理器，則需要使得所述存儲器件與嵌入的中央處理器平臺進(jìn)行兼容，并且保持原有的存儲器件的規(guī)格及對應(yīng)的電學(xué)性能。

一般地，需要將所述存儲器件與嵌入的標(biāo)準(zhǔn)邏輯裝置進(jìn)行兼容。對于嵌入式半導(dǎo)體器件來說，其通常分為邏輯區(qū)和存儲區(qū)，邏輯區(qū)通常包括邏輯器件，存儲區(qū)則包括存儲器件。隨著存儲技術(shù)的發(fā)展，出現(xiàn)了各種類型的半導(dǎo)體存儲器，例如靜態(tài)隨機(jī)隨機(jī)存儲器(SRAM，Static Random Access Memory)、動態(tài)隨機(jī)存儲器(DRAM，Dynamic Random AccessMemory)、可擦除可編程只讀存儲器(EPROM，Erasable Programmable Read-Only Memory)、電可擦除可編程只讀存儲器(EEPROM，Electrically Erasable Programmable Read-Only)和閃存(Flash)。由于靜態(tài)隨機(jī)存儲器具有低功耗和較快工作速度等優(yōu)點(diǎn)，使得靜態(tài)隨機(jī)存儲器及其形成方法受到越來越多的關(guān)注。

然而，現(xiàn)有技術(shù)所形成半導(dǎo)體器件中靜態(tài)隨機(jī)存儲器的性能有待進(jìn)一步提高，使得半導(dǎo)體器件的整體性能較差。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，優(yōu)化半導(dǎo)體結(jié)構(gòu)的電學(xué)性能。

為解決上述問題，本發(fā)明實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：供基底，所述基底包括相鄰的N型晶體管區(qū)和P型晶體管區(qū)；在所述基底上形成功函數(shù)層，所述功函數(shù)層包括：形成在P型晶體管區(qū)的P型功函數(shù)層和形成在N型晶體管區(qū)的N型功函數(shù)層；去除所述N型晶體管區(qū)和P型晶體管區(qū)交界處的所述功函數(shù)層，形成開口；形成所述開口后，在所述基底上形成橫跨N型晶體管區(qū)和P型晶體管區(qū)的柵極層，用于與剩余的所述P型功函數(shù)層構(gòu)成P型柵極結(jié)構(gòu)，還用于與剩余的所述N型功函數(shù)層構(gòu)成N型柵極結(jié)構(gòu)。

相應(yīng)的，本發(fā)明實(shí)施例還提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底，所述基底包括相鄰的N型晶體管區(qū)和P型晶體管區(qū)；功函數(shù)層，位于所述基底上，所述功函數(shù)層包括：形成在P型晶體管區(qū)上的P型功函數(shù)層和形成在N型晶體管區(qū)上的N型功函數(shù)層，且所述P型功函數(shù)層與所述N型功函數(shù)層在N型晶體管區(qū)和P型晶體管區(qū)的交界處相間隔；柵極層，位于所述基底上，且所述柵極層橫跨在所述N型晶體管區(qū)和P型晶體管區(qū)上，用于與所述P型功函數(shù)層構(gòu)成P型柵極結(jié)構(gòu)，還用于與所述N型功函數(shù)層構(gòu)成N型柵極結(jié)構(gòu)。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn)：