[發(fā)明專利]多層存儲(chǔ)器及其制作方法有效
| 申請(qǐng)?zhí)枺?/td> | 201910355516.0 | 申請(qǐng)日: | 2019-04-29 |
| 公開(公告)號(hào): | CN110176265B | 公開(公告)日: | 2021-06-04 |
| 發(fā)明(設(shè)計(jì))人: | 金允哲;吳振勇;阮慶仲;梅文龍 | 申請(qǐng)(專利權(quán))人: | 長江存儲(chǔ)科技有限責(zé)任公司 |
| 主分類號(hào): | G11C16/08 | 分類號(hào): | G11C16/08;G11C11/22 |
| 代理公司: | 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270 | 代理人: | 高潔;張穎玲 |
| 地址: | 430074 湖北省武漢市洪山區(qū)東*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 多層 存儲(chǔ)器 及其 制作方法 | ||
1.一種多層存儲(chǔ)器,其特征在于,包括:
多個(gè)存儲(chǔ)層的堆疊結(jié)構(gòu),其中,所述存儲(chǔ)層具有中間區(qū)域及位于邊緣的第一邊緣區(qū)域和第二邊緣區(qū)域;第n+1個(gè)存儲(chǔ)層的面積小于第n個(gè)存儲(chǔ)層的面積,且第n+1個(gè)存儲(chǔ)層堆疊在第n個(gè)存儲(chǔ)層的中間區(qū)域;
第一電路層,位于所述堆疊結(jié)構(gòu)的第一端面且具有字線驅(qū)動(dòng)器;所述字線驅(qū)動(dòng)器通過驅(qū)動(dòng)線與所述存儲(chǔ)層連接;其中,第m個(gè)存儲(chǔ)層的驅(qū)動(dòng)線,包括:
第一部分,分別連接第m個(gè)存儲(chǔ)層的第一邊緣區(qū)域和所述字線驅(qū)動(dòng)器,用于供所述字線驅(qū)動(dòng)器從所述第一邊緣區(qū)域向所述第m個(gè)存儲(chǔ)層的存儲(chǔ)單元提供字線驅(qū)動(dòng);m和n為小于所述存儲(chǔ)層總層數(shù)的正整數(shù);
第二部分,與所述字線驅(qū)動(dòng)連接;
第三部分,平行于所述第一部分并穿透第二電路層,其中,第二電路層位于所述堆疊結(jié)構(gòu)的第二端面,所述第二端面與所述第一端面相對(duì)設(shè)置;
第四部分,位于所述第二電路層上;
第五部分,與所述第四部分連接,并穿透所述第二電路層;
第六部分,與所述第五部分連接,平行于所述第四部分;
第七部分,分別與所述第六部分及第m個(gè)所述存儲(chǔ)層的第二邊緣區(qū)連接,其中,所述第二部分至所述第七部分,用于所述字線驅(qū)動(dòng)器從所述第二邊緣向所述第m個(gè)存儲(chǔ)層的存儲(chǔ)單元提供字線驅(qū)動(dòng)。
2.根據(jù)權(quán)利要求1所述的多層存儲(chǔ)器,其特征在于,所述多層存儲(chǔ)器還包括:
頁緩沖區(qū),設(shè)置在所述第一電路層上,用于緩存寫入所述存儲(chǔ)陣列的數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的多層存儲(chǔ)器,其特征在于,在所述第一電路層的邊緣并列設(shè)置有所述字線驅(qū)動(dòng)器和部分頁緩沖區(qū)。
4.根據(jù)權(quán)利要求2或3所述的多層存儲(chǔ)器,其特征在于,
所述第四部分在第二電路層上沿第一方向設(shè)置;
所述存儲(chǔ)陣列中存儲(chǔ)單元的位線沿第二方向設(shè)置,其中,所述第二方向垂直于所述第一方向;
所述頁緩沖區(qū)和所述字線驅(qū)動(dòng)器均沿所述第一方向設(shè)置在所述第一電路層邊緣。
5.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的多層存儲(chǔ)器,其特征在于,包括:
并列設(shè)置的第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域;
所述第一存儲(chǔ)區(qū)域內(nèi)設(shè)置有第一堆疊結(jié)構(gòu);
所述第二存儲(chǔ)區(qū)域內(nèi)設(shè)置有第二堆疊結(jié)構(gòu);
所述第一存儲(chǔ)區(qū)域和所述第二存儲(chǔ)區(qū)域,位于同一個(gè)存儲(chǔ)芯片上,其中,所述第一電路層為所述存儲(chǔ)芯片的組成部分。
6.根據(jù)權(quán)利要求5所述的多層存儲(chǔ)器,其特征在于,所述存儲(chǔ)芯片上具有公共區(qū)域;其中,所述公共區(qū)域內(nèi)設(shè)置有供所述第一存儲(chǔ)區(qū)域和所述第二存儲(chǔ)區(qū)域共用的公共信號(hào)線。
7.根據(jù)權(quán)利要求6所述的多層存儲(chǔ)器,其特征在于,所述公共信號(hào)線包括以下至少之一:
公共控制信號(hào)線,用于分別向所述第一存儲(chǔ)區(qū)域和所述第二存儲(chǔ)區(qū)域提供公共控制信號(hào);
公共電源線,用于分別向所述第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域提供供電信號(hào)。
8.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的多層存儲(chǔ)器,其特征在于,
所述字線驅(qū)動(dòng)器,與通過混合金屬成鍵形成的金屬鍵分別與所述第一部分和所述第二部分連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲(chǔ)科技有限責(zé)任公司,未經(jīng)長江存儲(chǔ)科技有限責(zé)任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910355516.0/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 用于控制非易失性存儲(chǔ)器的控制器
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 存儲(chǔ)和檢索處理系統(tǒng)的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)和性能監(jiān)視方法
- 用于控制半導(dǎo)體裝置的方法
- 存儲(chǔ)器存儲(chǔ)裝置及其測(cè)試方法
- 存儲(chǔ)器裝置及可促進(jìn)張量存儲(chǔ)器存取的方法
- 使用雙通道存儲(chǔ)器作為具有間隔的單通道存儲(chǔ)器
- 用于管理存儲(chǔ)器訪問操作的方法和系統(tǒng)
- 存儲(chǔ)器控制器、存儲(chǔ)裝置和存儲(chǔ)裝置的操作方法
- 具有部分組刷新的存儲(chǔ)器





