[發明專利]輸入輸出延遲最佳化的方法、應用其的系統及存儲器裝置

在審

• 申請號: 201910353434.2
• 申請日: 2019-04-29
• 公開（公告）號: CN111831214A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 吳圣倫;蘇俊聯;周宗祺
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種輸入輸出延遲最佳化的方法、應用其的系統及存儲器裝置，用于一電子系統。電子系統包括一主控制器及一存儲器裝置。所述方法包括：將存儲器裝置由一第一模式切換為一第二模式；發送一或多個第一讀取指令至存儲器裝置，第一讀取指令依據不同的輸出延遲值傳送；依據存儲器裝置針對第一讀取指令的回應狀況決定一最佳化的輸出延遲值；發送一或多個第二讀取指令至存儲器裝置，第二讀取指令依據最佳化的輸出延遲值傳送；以不同的輸入延遲值接收來自存儲器裝置的一已知數據；以及依據對應于不同的輸入延遲值所接收到的已知數據的正確狀況決定一最佳化的輸入延遲值。

技術領域

本發明是有關于一種輸入輸出(Input/Output)延遲最佳化的方法，應用所述方法的系統以及應用所述方法的存儲器裝置。

背景技術

在電子系統中，通常包括主控制器(host controller)與存儲器裝置(memorydevice)。主控制器例如是中央處理器(central processing unit，CPU)，而存儲器裝置例如是隨機存取存儲器(random access memory，RAM)。主控制器可發送指令至存儲器裝置，并將數據寫入存儲器裝置，或從存儲器裝置中讀取數據。上述的動作通過主控制器發送信號至存儲器裝置或接收來自存儲器裝置的信號來完成。這些傳遞于主控制器與存儲器裝置的輸入信號或輸出信號的設置時間(setup time)及保持時間(hold time)會影響信號的有效性。在某些特定操作下，例如高功率消耗操作下，輸入輸出信號的設置時間及保持時間可能會產生偏移，而造成數據寫入或讀取錯誤。為了提升可靠性，有必要針對這些輸入輸出信號的設置時間及保持時間進行最佳化。

發明內容

本發明的目的為提供一種輸入輸出延遲最佳化的方法以及應用其的系統及存儲器裝置。

本發明一方面公開一種輸入輸出延遲最佳化的方法，用于一電子系統。電子系統包括一主控制器及一存儲器裝置。所述方法包括：由主控制器致能存儲器裝置的一高功率消耗模式；由主控制器發送一或多個第一讀取指令至存儲器裝置，其中該一或多個第一讀取指令依據不同的輸出延遲值傳送；由主控制器依據存儲器裝置針對該一或多個第一讀取指令的回應狀況決定一最佳化的輸出延遲值；由主控制器發送一或多個第二讀取指令至存儲器裝置，其中該一或多個第二讀取指令依據最佳化的輸出延遲值傳送；由主控制器以不同的輸入延遲值接收來自存儲器裝置的一已知數據；以及由主控制器依據對應于不同的輸入延遲值所接收到的已知數據的正確狀況決定一最佳化的輸入延遲值。

本發明的另一方面公開一種電子系統，包括一存儲器裝置以及一主控制器。主控制器耦接至存儲器裝置。主控制器用以執行：致能存儲器裝置的一高功率消耗模式；發送一或多個第一讀取指令至存儲器裝置，其中該一或多個第一讀取指令依據不同的輸出延遲值傳送；依據存儲器裝置針對該一或多個第一讀取指令的回應狀況決定一最佳化的輸出延遲值；發送一或多個第二讀取指令至存儲器裝置，其中該一或多個第二讀取指令依據最佳化的輸出延遲值傳送；以不同的輸入延遲值接收來自存儲器裝置的一已知數據；以及依據對應于不同的輸入延遲值所接收到的已知數據的正確狀況決定一最佳化的輸入延遲值。

本發明的又一方面公開一種存儲器裝置，包括一存儲器陣列以及一存儲器控制器。存儲器控制器用以耦接至一主控制器。存儲器控制器耦接至存儲器陣列。存儲器控制器用以執行：回應于來自主控制器的一致能指令，致能一高功率消耗模式；接收來自主控制器的一或多個第一讀取指令，其中該一或多個第一讀取指令依據不同的輸出延遲值傳送；辨識該一或多個第一讀取指令，并針對該一或多個第一讀取指令中可辨識者進行回應；接收來自主控制器的一或多個第二讀取指令，其中該一或多個第二讀取指令依據一最佳化的輸出延遲值傳送；回應于各該一或多個第二讀取指令，發送一已知數據至主控制器。

為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合附圖詳細說明如下。

附圖說明

圖1繪示依據本發明一實施例的電子系統的方塊圖；