[發(fā)明專利]堆疊納米片環(huán)柵晶體管及其制備方法有效
| 申請(qǐng)?zhí)枺?/td> | 201910351601.X | 申請(qǐng)日: | 2019-04-28 |
| 公開(公告)號(hào): | CN110189997B | 公開(公告)日: | 2022-07-12 |
| 發(fā)明(設(shè)計(jì))人: | 殷華湘;張青竹;張兆浩;姚佳欣 | 申請(qǐng)(專利權(quán))人: | 中國(guó)科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/06;H01L29/78;B82Y40/00 |
| 代理公司: | 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240 | 代理人: | 韓建偉 |
| 地址: | 100029 *** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 堆疊 納米 片環(huán)柵 晶體管 及其 制備 方法 | ||
本發(fā)明提供了一種堆疊納米片環(huán)柵晶體管及其制備方法。該制備方法包括以下步驟:提供襯底,襯底的一側(cè)具有支撐部,沿支撐部的延伸方向在支撐部上交替層疊設(shè)置有犧牲層與溝道層,支撐部、犧牲層與溝道層構(gòu)成鰭結(jié)構(gòu);對(duì)支撐部的兩側(cè)表面進(jìn)行摻雜形成第一摻雜區(qū);形成跨鰭結(jié)構(gòu)的假柵,在位于假柵兩側(cè)的鰭結(jié)構(gòu)中形成源/漏區(qū),源/漏區(qū)與第一摻雜區(qū)的摻雜類型相反;依次去除假柵以及位于源/漏區(qū)之間的犧牲層,以使溝道層中位于源/漏區(qū)之間的部分表面裸露,具有裸露表面的溝道層構(gòu)成納米片陣列,繞納米片陣列中各納米片的外周形成柵堆疊結(jié)構(gòu)。上述制備得到的器件中柵堆疊結(jié)構(gòu)不會(huì)受到柵堆疊結(jié)構(gòu)的控制,有效避免了對(duì)器件開關(guān)特性的影響。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體而言,涉及一種堆疊納米片環(huán)柵晶體管及其制備方法。
背景技術(shù)
集成電路特征尺寸持續(xù)微縮,傳統(tǒng)三柵或雙柵的鰭型場(chǎng)效應(yīng)晶體管(FinFET)在5nm以下節(jié)點(diǎn)受到限制,與高k金屬柵FinFET工藝兼容的環(huán)柵晶體管(GAA)將是實(shí)現(xiàn)尺寸微縮的下一代關(guān)鍵結(jié)構(gòu),其溝道結(jié)構(gòu)包括納米線與納米片兩種選擇。
在常規(guī)的納米片堆疊FinFET的集成制造工藝中,通過(guò)沉積和刻蝕工藝在襯底上形成交替層疊的溝道層和犧牲層,同時(shí)襯底的一側(cè)表面形成支撐上述交替疊層的支撐部,然后通過(guò)去除犧牲層中的部分區(qū)域,使上述溝道層中與其對(duì)應(yīng)的部分表面裸露,得到堆疊的納米片。
然而,在上述器件的制造工藝中,位于溝道底部的支撐部易存在寄生溝道,由于制造工藝會(huì)導(dǎo)致該支撐部表面同樣覆蓋有高k金屬柵堆疊結(jié)構(gòu)(HKMG),使寄生溝道同樣受到HKMG的控制,從而為器件開關(guān)特性帶來(lái)嚴(yán)重的影響。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種堆疊納米片環(huán)柵晶體管及其制備方法,以解決現(xiàn)有技術(shù)中環(huán)柵晶體管的制備工藝對(duì)器件開關(guān)特性造成影響的問(wèn)題。
為了實(shí)現(xiàn)上述目的,根據(jù)本發(fā)明的一個(gè)方面,提供了一種堆疊納米片環(huán)柵晶體管的制備方法,包括以下步驟:S1,提供襯底,襯底的一側(cè)具有支撐部,沿支撐部的延伸方向在支撐部上交替層疊設(shè)置有犧牲層與溝道層,支撐部、犧牲層與溝道層構(gòu)成鰭結(jié)構(gòu);S2,對(duì)支撐部的兩側(cè)表面進(jìn)行摻雜形成第一摻雜區(qū);S3,形成跨鰭結(jié)構(gòu)的假柵,在位于假柵兩側(cè)的鰭結(jié)構(gòu)中形成源/漏區(qū),源/漏區(qū)與第一摻雜區(qū)的摻雜類型相反;S4,依次去除假柵以及位于源/漏區(qū)之間的犧牲層,以使溝道層中位于源/漏區(qū)之間的部分表面裸露,具有裸露表面的溝道層構(gòu)成納米片陣列,繞納米片陣列中各納米片的外周形成柵堆疊結(jié)構(gòu)。
進(jìn)一步地,步驟S1包括以下步驟:S11,在襯底表面依次交替形成犧牲預(yù)備層和溝道預(yù)備層;S12,采用圖形轉(zhuǎn)移工藝去除犧牲預(yù)備層、溝道預(yù)備層以及襯底中所欲形成的鰭結(jié)構(gòu)以外的部分,以得到犧牲層、溝道層與支撐部。
進(jìn)一步地,步驟S2包括以下步驟:在襯底上沉積第一摻雜絕緣材料并刻蝕,以形成覆蓋支撐部?jī)蓚?cè)表面的第一淺槽隔離層;使第一淺槽隔離層中的摻雜元素橫向擴(kuò)散,以對(duì)支撐部的兩側(cè)表面進(jìn)行摻雜。
進(jìn)一步地,步驟S2包括以下步驟:在襯底上順序沉積第二摻雜絕緣材料和非摻雜絕緣材料,第二摻雜絕緣材料覆蓋鰭結(jié)構(gòu),非摻雜絕緣材料覆蓋第二摻雜絕緣材料;順序刻蝕非摻雜絕緣材料和第二摻雜絕緣材料,以使鰭結(jié)構(gòu)中除支撐部之外的部分表面裸露,形成沿遠(yuǎn)離襯底的方向順序?qū)盈B的摻雜絕緣層和第二淺槽隔離層;使摻雜絕緣層中的摻雜元素橫向擴(kuò)散,以對(duì)支撐部的兩側(cè)表面進(jìn)行摻雜。
進(jìn)一步地,步驟S2還包括以下步驟:對(duì)溝道層的兩側(cè)表面進(jìn)行選擇性摻雜形成第二摻雜區(qū)。
進(jìn)一步地,步驟S4包括以下步驟:S41,在襯底上沉積第一層間絕緣介質(zhì)并進(jìn)行平坦化處理,以使第一層間絕緣介質(zhì)覆蓋源/漏區(qū),且假柵的上表面裸露;S42,依次刻蝕去除假柵以及位于假柵下方的部分犧牲層,以使溝道層中位于源/漏區(qū)之間的部分表面裸露形成納米片陣列;S43,繞各納米片的外周形成環(huán)柵結(jié)構(gòu),各環(huán)柵結(jié)構(gòu)構(gòu)成柵堆疊結(jié)構(gòu)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)科學(xué)院微電子研究所,未經(jīng)中國(guó)科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910351601.X/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





