[發(fā)明專(zhuān)利]一種四CAN總線模擬時(shí)序通信測(cè)試板卡及其測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910349972.4
• 申請(qǐng)日: 2019-04-28
• 公開(kāi)（公告）號(hào): CN110011878B
• 公開(kāi)（公告）日: 2020-10-16
• 發(fā)明（設(shè)計(jì)）人: 張遂南;周潔;閆博;陳旭睿;鄭瑩;晉瓊;羅中偉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安微電子技術(shù)研究所
• 主分類(lèi)號(hào): H04L12/26
• 分類(lèi)號(hào): H04L12/26;H04L12/40
• 代理公司: 西安通大專(zhuān)利代理有限責(zé)任公司 61200
• 代理人: 高博

1.一種四CAN總線模擬時(shí)序通信測(cè)試板卡，其特征在于，包括處理器、FPGA芯片、PCI橋接芯片和CAN總線收發(fā)器，PCI橋接芯片的PCI總線接口與對(duì)應(yīng)的信號(hào)連接，PCI橋接芯片的局部總線接口與FPGA芯片對(duì)應(yīng)的信號(hào)連接，F(xiàn)PGA芯片實(shí)現(xiàn)的功能單元分別包括4個(gè)FIFO存儲(chǔ)器、4個(gè)脈寬識(shí)別器和1個(gè)周期中斷脈沖產(chǎn)生器，PCI橋接芯片的局部數(shù)據(jù)總線接口與4個(gè)FIFO相應(yīng)的4個(gè)寫(xiě)端口和4個(gè)讀端口、4個(gè)脈寬識(shí)別器讀端口、周期中斷脈沖產(chǎn)生器寫(xiě)端口相連；各個(gè)處理器數(shù)據(jù)存儲(chǔ)器接口與4個(gè)FIFO相應(yīng)的另4個(gè)讀端口和4個(gè)寫(xiě)端口相連，各個(gè)處理器的CAN收發(fā)信號(hào)接相應(yīng)脈寬識(shí)別器輸入信號(hào)，各個(gè)處理器中斷輸入信號(hào)接周期中斷脈沖產(chǎn)生器相應(yīng)的輸出信號(hào)，4個(gè)處理器的CAN信號(hào)分別經(jīng)對(duì)應(yīng)的4個(gè)CAN總線收發(fā)器連接構(gòu)成3U結(jié)構(gòu)的標(biāo)準(zhǔn)CPCI板卡，四個(gè)CAN總線收發(fā)器用于對(duì)外通過(guò)電纜與被測(cè)試設(shè)備CAN收發(fā)器連接進(jìn)行通信，4個(gè)處理器通過(guò)對(duì)應(yīng)的FIFO存儲(chǔ)器接收來(lái)自工控機(jī)的測(cè)試命令和模擬生理信號(hào)數(shù)據(jù)，通過(guò)CAN總線接收醫(yī)監(jiān)主機(jī)命令并各自按時(shí)序發(fā)送模擬生理信號(hào)數(shù)據(jù)，根據(jù)拉偏要求，設(shè)置CAN控制器寄存器拉偏波特率參數(shù)用于測(cè)試CAN通信波特率拉偏裕量，4K字節(jié)容量雙端口FIFO存儲(chǔ)器能夠與工控機(jī)進(jìn)行通信用于接收命令和模擬生理信號(hào)數(shù)據(jù)；FPGA實(shí)現(xiàn)的1個(gè)周期中斷脈沖信號(hào)產(chǎn)生器可產(chǎn)生4個(gè)時(shí)序關(guān)聯(lián)的中斷脈沖信號(hào)，接收工控機(jī)的初始化設(shè)置，并模擬產(chǎn)生時(shí)序脈沖分別到各個(gè)處理器產(chǎn)生中斷，實(shí)現(xiàn)CAN總線的時(shí)序模擬通信控制和通用通信控制；4個(gè)獨(dú)立脈寬識(shí)別器分別對(duì)CAN通信收發(fā)信號(hào)脈寬進(jìn)行測(cè)試，通過(guò)工控機(jī)精確計(jì)算出CAN通信波特率，裕量測(cè)試具體為：根據(jù)通信波特率拉偏裕量要求，4個(gè)CAN處理器初始化設(shè)置CAN控制器寄存器并進(jìn)行通信，同時(shí)基于FPGA設(shè)計(jì)實(shí)現(xiàn)脈寬識(shí)別器對(duì)CAN收發(fā)脈沖信號(hào)脈寬計(jì)算，處理器據(jù)此計(jì)算測(cè)試收發(fā)波特率。

2.根據(jù)權(quán)利要求1所述的四CAN總線模擬時(shí)序通信測(cè)試板卡，其特征在于，4個(gè)FIFO存儲(chǔ)器與工控機(jī)經(jīng)PCI橋接芯片通信用于接收測(cè)試命令和生理信號(hào)模擬數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的四CAN總線模擬時(shí)序通信測(cè)試板卡，其特征在于，周期中斷脈沖產(chǎn)生器用于產(chǎn)生周期時(shí)序中斷脈沖，接收工控機(jī)的參數(shù)設(shè)置和啟停命令并模擬產(chǎn)生4個(gè)周期時(shí)序中斷脈沖分別到各個(gè)處理器產(chǎn)生中斷，實(shí)現(xiàn)CAN總線的周期時(shí)序模擬通信控制。

4.根據(jù)權(quán)利要求1所述的四CAN總線模擬時(shí)序通信測(cè)試板卡，其特征在于，通用通信具體為：4個(gè)處理器控制4個(gè)獨(dú)立的CAN總線通信通道，兼容CAN2.0B協(xié)議，最大通信速率1Mbsp，插裝在3U或6U結(jié)構(gòu)的標(biāo)準(zhǔn)CPCI工控機(jī)中和測(cè)試設(shè)備互連組成并行系統(tǒng)直接進(jìn)行CAN總線通信測(cè)試。

5.根據(jù)權(quán)利要求1所述的四CAN總線模擬時(shí)序通信測(cè)試板卡，其特征在于，模擬通信具體為：4個(gè)處理器并行獨(dú)立控制4個(gè)CAN總線通信通道，處理器通過(guò)基于FPGA實(shí)現(xiàn)的4個(gè)FIFO存儲(chǔ)器與工控機(jī)通信接收命令和生理信號(hào)數(shù)據(jù)，基于FPGA芯片實(shí)現(xiàn)的周期中斷脈沖產(chǎn)生器產(chǎn)生時(shí)序中斷脈沖到處理器控制時(shí)序CAN通信，分別模擬3個(gè)測(cè)試盒和一個(gè)血壓計(jì)的功能，并與醫(yī)監(jiān)主機(jī)組成模擬測(cè)試系統(tǒng)進(jìn)行時(shí)序CAN通信模擬測(cè)試驗(yàn)證。