[發明專利]輸出驅動器、以及具有其的半導體存儲器設備和存儲器系統

在審

• 申請號: 201910348611.8
• 申請日: 2019-04-28
• 公開（公告）號: CN110808074A
• 公開（公告）日: 2020-02-18
• 發明（設計）人: 孫永訓;崔楨煥;玄錫勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

輸出驅動器包括：預驅動器，接收驅動器控制代碼以在執行讀取操作的同時響應于數據而生成上拉控制信號或下拉控制信號；片上終止控制器，接收第一片上終止控制代碼以在執行寫入操作的同時響應于片上終止使能信號而生成第一片上終止控制信號；和主驅動器，包括在執行讀取操作的同時響應于上拉控制信號而生成高電平輸出數據并且在執行寫入操作的同時響應于第一片上終止控制信號而利用第一高電壓來終止高電平輸入數據并且利用第一低電壓來終止低電平輸入數據的上拉n溝道金屬氧化物半導體(NMOS)驅動器、和在執行讀取操作的同時響應于下拉控制信號而生成低電平輸出數據的下拉NMOS驅動器。

相關申請的交叉引用

本申請要求對于2018年8月6日在韓國知識產權局提交的韓國專利申請No.10-2018-0091246的優先權，其公開內容通過引用整體并入本文。

技術領域

本發明構思的示例性實施例涉及輸出驅動器、以及具有該輸出驅動器的半導體存儲器設備和存儲器系統。

背景技術

存儲器系統可以包括半導體存儲器設備和存儲器控制器。半導體存儲器設備和存儲器控制器可以使用低電壓擺動終止邏輯(low-voltage swing-terminated logic，LVSTL)輸入和輸出(input-and-output，IO)接口接收或輸出數據。根據LVSTL IO接口，當半導體存儲器設備和存儲器控制器中的每一個輸出數據時，半導體存儲器設備和存儲器控制器中的每一個可以使用包括用于驅動高電平數據的上拉n溝道金屬氧化物半導體(n-channel metal-oxide-semiconductor，NMOS)驅動器和用于驅動低電平數據的下拉NMOS驅動器的輸出驅動器生成輸出數據。

發明內容

根據本發明構思的示例性實施例，輸出驅動器包括：預驅動器，被配置為接收驅動器控制代碼以在執行讀取操作的同時響應于數據而生成上拉控制信號或下拉控制信號；片上終止控制器，被配置為接收第一片上終止控制代碼以在執行寫入操作的同時響應于片上終止使能信號而生成第一片上終止控制信號；以及主驅動器，包括上拉n溝道金屬氧化物半導體(NMOS)驅動器和下拉NMOS驅動器。上拉NMOS驅動器被配置為在執行讀取操作的同時響應于上拉控制信號生成高電平輸出數據，并被配置為在執行寫入操作的同時響應于第一片上終止控制信號利用低于或等于輸出電源電壓的第一高電壓來終止高電平輸入數據，并且利用第一高電壓與接地電壓之間的第一低電壓來終止低電平輸入數據。下拉NMOS驅動器被配置為在執行讀取操作的同時響應于下拉控制信號生成低電平輸出數據。

根據本發明構思的示例性實施例，半導體存儲器設備包括：命令和地址生成器，被配置為解碼反相芯片選擇信號以及包括在命令和地址中的命令信號以生成寫入命令或讀取命令，并且生成包括在命令和地址中的地址信號作為行地址或者列地址；延遲控制信號生成器，被配置為響應于寫入命令而生成使用寫入延遲的值激活并且使用寫入延遲的值和突發長度的值停用的片上終止使能信號，并且響應于讀取命令而生成使用讀取延遲的值激活并且使用讀取延遲的值和突發長度的值停用的讀取控制信號；存儲器單元陣列，包括多個存儲器單元并且被配置為從響應于行地址和列地址而選擇的存儲器單元接收數據或向其輸出數據；片上終止控制器，被配置為接收第一片上終止控制代碼以響應于寫入命令和片上終止使能信號而生成第一片上終止控制信號；預驅動器，被配置為響應于讀取控制信號而被使能，并且響應于從存儲器單元陣列輸出的數據而生成作為上拉控制信號或下拉控制信號的驅動器控制代碼；以及主驅動器，包括上拉NMOS驅動器和下拉NMOS驅動器。上拉NMOS驅動器被配置為響應于上拉控制信號而生成高電平輸出數據，或者響應于第一片上終止控制信號利用低于或等于輸出電源電壓的第一高電壓來終止高電平輸入數據并且利用第一高電壓與接地電壓之間的第一低電壓來終止低電平輸入數據。下拉NMOS驅動器被配置為響應于下拉控制信號而生成低電平輸出數據。