[發明專利]一種可自激補償的帶隙基準電壓源

有效

• 申請號: 201910345265.8
• 申請日: 2019-04-26
• 公開（公告）號: CN110109500B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 黃海生;惠強;李鑫
• 申請（專利權）人: 西安郵電大學
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 史曉麗

1.一種可自激補償的帶隙基準電壓源，包括傳統帶隙基準電壓源；傳統帶隙基準電壓源包括運算放大器OP、電源輸入端口VDD、電壓輸出端口Vref，PMOS管M6、M7、M8，三極管Q1、Q2、Q3以及電阻R1、R2、R3、R4；

運算放大器OP的輸出端VOUT同時與PMOS管M6、M7、M8的柵極相連；運算放大器OP的第一輸入端口VIN與PMOS管M6的漏極相連，并同時通過電阻R1與三極管Q1的發射極相連；運算放大器OP的第二輸入端口VIP與PMOS管M7的漏極相連，并同時通過電阻R2、R3與三極管Q2的發射極相連；

PMOS管M6、M7、M8的源極均接電源輸入端口VDD；

PMOS管M8的柵極通過電阻R4與三極管Q3的發射極相連；

三極管Q1、Q2、Q3的基極和集電極均接地GND；

其特征在于：

還包括開關電路和自激補償電路；

開關電路用于控制自激補償電路的運行與關斷；

自激補償電路用于向運算放大器OP的其中一個輸入VIN提供反饋，以保證所述輸入VIN與運算放大器OP的另一個輸入VIP維持在相同的電壓值；

自激補償電路包括PMOS管M9、M10、M11、M12，以及NMOS管M13、M14和M15；

PMOS管M9的柵極接開關電路輸出的使能信號電壓EN以及運算放大器OP的使能端，PMOS管M9的源極接電源輸入端口VDD，PMOS管M9的漏極接PMOS管M12的源極，PMOS管M12的柵極和漏極均接NMOS管M13的漏極、M14的柵極、M14的漏極以及M15的柵極，NMOS管M13、M14和M15的源極均接地GND，NMOS管M13的柵極接運算放大器OP的輸入VIN，NMOS管M15的漏極接PMOS管M10的漏極、M10的柵極以及M11的柵極，PMOS管M11的源極接電源輸入端口VDD，PMOS管M11的漏極接運算放大器OP的輸入VIN；

PMOS管M10與M11構成一組電流鏡，NMOS管M14與M15分別構成一組電流鏡；

NMOS管M13、M14、M15的寬長比為1：1：1，PMOS管M10、M11的寬長比為1：1，PMOS管M9、M12的寬長比為(2×10⁶):(1.3X)，X為電阻R1的阻值。

2.根據權利要求1所述的可自激補償的帶隙基準電壓源，其特征在于：還包括低通濾波電路，用于濾除所述電源輸入端口VDD和電壓輸出端口Vref的高頻交流信號。

3.根據權利要求2所述的可自激補償的帶隙基準電壓源，其特征在于：開關電路包括PMOS管M1、M3、M5，以及NMOS管M2、M4；

PMOS管M1、NMOS管M2的柵極均接使能信號電壓EN，PMOS管M1、NMOS管M2的漏端均接PMOS管M3、NMOS管M4的柵極，PMOS管M3、NMOS管M4的漏極均接PMOS管M5的柵極，PMOS管M5的漏極接傳統帶隙基準電壓源的PMOS管M6、M7的柵端；PMOS管M1、M3、M5的源極均接電源輸入端口VDD，NMOS管M2、M4的源極均接地GND；

PMOS管M1與NMOS管M2構成一個反相器，PMOS管M3與NMOS管M4構成一個反相器。

4.根據權利要求3所述的可自激補償的帶隙基準電壓源，其特征在于：低通濾波電路包括電容C1、C2和電阻R5；電容C1的一端接電源輸入端口VDD，另一端接所述PMOS管M5的漏極以及傳統帶隙基準電壓源的PMOS管M6、M7的柵端；電阻R5和電容C2構成低通濾波器，設置在所述電壓輸出端口Vref。

5.根據權利要求4所述的可自激補償的帶隙基準電壓源，其特征在于：R5＝28.5KΩ，C2＝2.1pF。