[發明專利]一種寬輸入范圍高共模抑制比運算跨導放大器

有效

• 申請號: 201910344477.4
• 申請日: 2019-04-26
• 公開（公告）號: CN110011627B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 白春風;朱瑞凱;沈星月;趙鶴鳴;喬東海
• 申請（專利權）人: 蘇州大學
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03G3/30
• 代理公司: 蘇州翔遠專利代理事務所(普通合伙) 32251
• 代理人: 陸金星

本發明公開了一種寬輸入范圍高共模抑制比運算跨導放大器，包括偏置電路和運算跨導放大器主體電路，所述偏置電路為運算跨導放大器主體電路提供偏置電流；本發明的優點在于，能夠在輸入共模電壓較大變化范圍內實現較好CMRR性能的同時，維持輸入差分對跨導值的穩定，且輸入級尾電流源在較低壓降時仍然能夠提供較為恒定的偏置電流。

技術領域

本發明屬于模擬集成電路設計領域，尤其是涉及一種寬輸入范圍高共模抑制比運算跨導放大器。

背景技術

運算跨導放大器是能夠提供高跨導增益的放大單元，是CMOS集成電路中運算放大器的主要形式(CMOS集成電路中，運算放大器主要驅動容性負載)。兩級結構是運算跨導放大器的主要選擇，第一級為差分輸入對，提供差分跨導并抑制共模跨導，輸出電流利用其自身高輸出阻抗特性轉化成電壓信號，驅動第二級跨導單元以提供進一步的跨導增益。這種結構在提供環路增益方面具有很高的功耗效率。

CMOS運算跨導放大器有兩個輸入端，均為MOS管柵極，輸出端為MOS管漏極，因此具有高輸入阻抗-高輸出阻抗的特點。輸入級為一個源極耦合差分對結構，由于尾電流源的高輸出阻抗特性，運算跨導放大器對輸入共模變化不敏感，即具有高共模抑制比(CMRR)特點。即：運算跨導放大器輸入級尾電流源的輸出阻抗越大，運算跨導放大器的共模抑制性能越好。

傳統尾電流源是一個工作在飽和區的MOS管，漏極為電流輸出端，其高輸出阻抗主要是通過較大的漏源電壓(即電流源壓降)和MOS管較長的溝道長度保證的。隨著CMOS工藝走進超深亞微米階段，即便選取長溝道長度，MOS管的輸出阻抗也嚴重退化。同時，電源電壓已降至1.2V甚至更低，電壓裕度對于模擬電路來說十分緊張，能夠分配給尾電流源的壓降更小了，進一步惡化了MOS管作為基本尾電流源時輸出阻抗不足的問題。

現有技術的缺點如下：

(1)運算跨導放大器應用在反相比例放大拓撲中時，輸入端是虛地的，因此，把運放跨導放大器的輸入端偏置在靠近電源軌線的位置可以緩解尾電流源電壓裕度不足的問題。缺點在于：輸出端一般偏置在半電源電壓處以獲得最大輸出電壓擺幅，即輸入端和輸出端的偏置電壓是不同的，那么反饋網絡上就有偏置電流流過。如果調整反饋網絡中的電阻以改變增益，流經反饋網絡的偏置電流的瞬變會帶來運放的建立問題。

(2)對于跨導-C積分器、同相比例放大器結構等拓撲來說，運算跨導放大器的輸入端是連接輸入信號的。那么運算跨導放大器的輸入范圍就是一個重要的性能指標。對于傳統運算跨導放大器來說，輸入端到電源軌線(最低電壓或者最高電壓)所需最小電壓等于1個VGS和1個VDSAT之和，實際值一般還要更大些，否則CMRR會嚴重惡化。

一種常見的解決方案是干脆去掉尾電流源，輸入級由一對共源放大級構成，即采用偽差分結構。但是傳統源極耦合差分對的高CMRR的優點消失了，為了緩解這一問題，輸入級還需要引入一個前饋環路以抵消共模輸入的影響(參見論文：Mohieldin,Ahmed Nader,Edgar Sánchez-Sinencio,and José Silva-Martínez.A fully balanced pseudo-differential OTA with common-mode feedforward and inherent common-modefeedback detector.IEEE Journal of Solid-State Circuits,38.4(2003):663-668.)。這種方法不但顯著增加了電流消耗，還有輸入偏置電流不恒定導致輸入跨導變化的問題。

發明內容

本發明目的是提供一種寬輸入范圍高共模抑制比運算跨導放大器，能夠在輸入共模電壓較大變化范圍內實現較好CMRR性能的同時，維持輸入差分對跨導值的穩定，且輸入級尾電流源在較低壓降時仍然能夠提供較為恒定的偏置電流。

本發明的技術方案是：一種寬輸入范圍高共模抑制比運算跨導放大器，包括偏置電路和運算跨導放大器主體電路，所述偏置電路為運算跨導放大器主體電路提供偏置電流。