[發明專利]高品質因數的集成電路電感裝置及其制造方法

有效

• 申請號: 201910343570.3
• 申請日: 2019-04-26
• 公開（公告）號: CN110416189B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 林嘉亮;吳宜璋;宋飛
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/02;H01F27/34;H01F27/36;H01F41/04
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷;鄭特強

一種集成電路電感裝置及其制造方法。該集成電路電感裝置包括：基板、介電層、線圈以及屏蔽層。介電層設置于基板上。線圈包含設置于第一金屬層并固定于介電層的多個金屬線段，線圈相對于俯視的中央線為實質上對稱。屏蔽層設置于第二金屬層并固定于介電層，并配置為樹狀結構，屏蔽層相對于俯視的中央線為實質上對稱，樹狀結構包含多個分支群集，各分支群集與線圈的對應金屬線段相關，并包含主分支以及至少一組的多個次分支，其中次分支由主分支所分出、彼此平行，且在俯視中相對于對應金屬線段成45度角。

技術領域

本發明涉及集成電路電感技術，且特別涉及一種集成電路電感裝置及其制造方法。

背景技術

集成電路電感包括設置于金屬層上的線圈，且金屬層由基板上的介電層固定。在集成電路電感的設計中，有較高的品質因數(Q factor)的電感是較佳的，其表示此集成電路電感有較好的保持能量的效率。基板損失通常導致可觀的能量損失，并進一步降低品質因數。基板損失包括電阻損失以及渦電流損失。電阻損失是由于線圈和基板間的電場耦合導致，而渦電流損失是由于線圈和基板間的磁場耦合導致。線圈以及基板間可通過在由介電層固定的另一金屬層中插入屏蔽結構，達到降低電場耦合及/或磁場耦合，進一步降低基板損失的技術效果。然而，屏蔽結構本身也會導致能量損失。為防止屏蔽結構自身的渦電流損失，屏蔽結構通常設置為在俯視下與集成電路電感垂直的形式。這樣的排列方式大幅降低線圈和屏蔽結構間的磁場耦合，并進一步降低屏蔽結構上的渦電流損失，但對于降低線圈和基板間的磁場耦合毫無幫助。因此，屏蔽結構在降低基板的渦電流損失上幾乎毫無幫助。

因此，如何設計一個新的集成電路電感裝置及其制造方法，乃為此一業界亟待解決的問題。

發明內容

本發明的目的在于提供一種集成電路電感裝置，包括：基板、介電層、線圈以及屏蔽層。介電層設置于基板上。線圈包含設置于第一金屬層并固定于介電層的多個金屬線段，線圈相對于俯視的中央線為實質上對稱。屏蔽層(shield)設置于第二金屬層并固定于介電層，并配置為樹狀結構，屏蔽層相對于俯視的中央線為實質上對稱，樹狀結構包含多個分支群集(cluster)，各分支群集與線圈的對應金屬線段相關，并包含主分支以及至少一組的多個次分支，其中次分支由主分支所分出、彼此平行，且在俯視中相對于對應金屬線段成45度角。

本發明的另一目的在于提供一種集成電路電感裝置制造方法，包括：將介電層設置于基板上；設置線圈，線圈包含設置于第一金屬層并固定于介電層的多個金屬線段，線圈相對于俯視的中央線為實質上對稱；以及設置屏蔽層，屏蔽層設置于第二金屬層并固定于介電層，并配置為樹狀結構，屏蔽層相對于俯視的中央線為實質上對稱，樹狀結構包含多個分支群集，各分支群集與線圈的對應金屬線段相關，并包含主分支以及至少一組的多個次分支，其中次分支由主分支所分出、彼此平行，且在俯視中相對于對應金屬線段成45度角。

本發明的集成電路電感裝置及其制造方法可利用屏蔽層的樹狀結構設計，以分支群集提供線圈和基板間的隔離，在降低基板的渦電流損失的同時，維持屏蔽層自身非常小的渦電流損失。

附圖說明

圖1為本發明一實施例中，集成電路電感裝置的側剖視圖、俯視圖以及布局符號；以及

圖2為本發明一實施例中，集成電路電感裝置制造方法的流程圖。

符號說明

100：集成電路電感裝置 110、120、150：方框

111：第一金屬層 112：第二金屬層

113：介電層 114：基板

121：放大方框 200：流程

210-230：步驟 A1-A5：第一組次分支