[發明專利]支持SPI通信的電平轉換電路及電平轉換方法

有效

• 申請號: 201910341681.0
• 申請日: 2019-04-25
• 公開（公告）號: CN110061732B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 黃首甲;張文林;馮永飛;王艷紅
• 申請（專利權）人: 東莞銘普光磁股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;G06F13/12;G06F15/163
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 徐麗

1.一種支持SPI通信的電平轉換電路，其特征在于，包括：MCU微控制單元、DSP數字信號處理單元、EEPROM電子抹除式可復寫只讀存儲器、上拉電阻和下拉電阻；

所述MCU微控制單元的SPI接口與所述DSP數字信號處理單元的SPI接口連接，所述DSP數字信號處理單元的SPI接口與所述EEPROM電子抹除式可復寫只讀存儲器的SPI接口連接，所述MCU微控制單元的SPI接口還與所述EEPROM電子抹除式可復寫只讀存儲器的SPI接口連接，所述MCU微控制單元的GPIO接口與所述DSP數字信號處理單元連接；

所述MCU微控制單元用于通過控制所述GPIO接口輸出的電平狀態選擇通信鏈路，其中，若所述電平狀態為高電平，則所述DSP數字信號處理單元與所述EEPROM電子抹除式可復寫只讀存儲器之間通信；若所述電平狀態為低電平，則所述MCU微控制單元與所述EEPROM電子抹除式可復寫只讀存儲器之間通信；

所述MCU微控制單元的SPI接口與所述DSP數字信號處理單元的SPI接口之間的每根連接線分別與所述上拉電阻的一端、所述下拉電阻的一端連接，所述上拉電阻的另一端與外部電源連接，所述下拉電阻的另一端接地，其中，所述上拉電阻和所述下拉電阻用于在進行所述通信鏈路的選擇時，進行所述MCU微控制單元與所述DSP數字信號處理單元之間的電平轉換。

2.根據權利要求1所述的電路，其特征在于，所述上拉電阻的阻值和所述下拉電阻的阻值之間的比例為0.6至0.64之間的任一值。

3.根據權利要求1所述的電路，其特征在于，所述上拉電阻的數量為多個，所述下拉電阻的數量為多個。

4.根據權利要求1所述的電路，其特征在于，所述MCU微控制單元的SPI接口包括：第一串行時鐘接口、第一片選接口、第一主數據輸入接口和第一主數據輸出接口；

所述DSP數字信號處理單元的SPI接口包括：第二串行時鐘接口、第二片選接口、第二主數據輸入接口和第二主數據輸出接口；

所述EEPROM電子抹除式可復寫只讀存儲器的SPI接口包括：第三串行時鐘接口、第三片選接口、第三主數據輸入接口和第三主數據輸出接口；

其中，所述第一串行時鐘接口和所述第二串行時鐘接口連接，所述第一片選接口和所述第二片選接口連接，所述第一主數據輸入接口和所述第二主數據輸入接口連接，所述第一主數據輸出接口和所述第二主數據輸出接口連接；

所述第二串行時鐘接口和所述第三串行時鐘接口連接，所述第二片選接口和所述第三片選接口連接，所述第二主數據輸入接口和所述第三主數據輸入接口連接，所述第二主數據輸出接口和所述第三主數據輸出接口連接。

5.根據權利要求4所述的電路，其特征在于，所述上拉電阻包括：第一上拉電阻、第二上拉電阻、第三上拉電阻和第四上拉電阻；所述下拉電阻包括：第一下拉電阻、第二下拉電阻、第三下拉電阻和第四下拉電阻；

所述第一串行時鐘接口和所述第二串行時鐘接口之間的連接線分別與所述第一上拉電阻的一端、所述第一下拉電阻的一端連接；所述第一上拉電阻的另一端與所述外部電源連接，所述第一下拉電阻的另一端接地；

所述第一片選接口和所述第二片選接口之間的連接線分別與所述第二上拉電阻的一端、所述第二下拉電阻的一端連接；所述第二上拉電阻的另一端與所述外部電源連接，所述第二下拉電阻的另一端接地；

所述第一主數據輸入接口和所述第二主數據輸入接口之間的連接線分別與所述第三上拉電阻的一端、所述第三下拉電阻的一端連接；所述第三上拉電阻的另一端與所述外部電源連接，所述第三下拉電阻的另一端接地；

所述第一主數據輸出接口和所述第二主數據輸出接口之間的連接線分別與所述第四上拉電阻的一端、所述第四下拉電阻的一端連接；所述第四上拉電阻的另一端與所述外部電源連接，所述第四下拉電阻的另一端接地。