[發明專利]通孔接觸結構、存儲器裝置及形成半導體結構的方法

在審

• 申請號: 201910337951.0
• 申請日: 2019-04-25
• 公開（公告）號: CN111816606A
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 江昱維;張國彬;胡志瑋
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種通孔接觸結構、存儲器裝置及形成半導體結構的方法，該形成半導體結構的方法包含以下步驟：形成具有第一穿孔的第一介電層于前驅襯底上，第一穿孔貫穿第一介電層；填充犧牲材料于第一穿孔中；形成具有第二穿孔的第二介電層于第一介電層上方，第二穿孔露出第一穿孔中的犧牲材料，其中第二穿孔具有底部寬度，底部寬度小于第一穿孔的頂部寬度；在形成具有第二穿孔的第二介電層后，更換犧牲材料；形成勢壘層內襯于第一穿孔的側壁及第二穿孔的側壁；以及形成導電材料于第一及第二穿孔內。

技術領域

本發明是有關于一種半導體結構及一種形成半導體結構的方法。具體地，本發明是有關于一種用于半導體裝置的通孔接觸結構、具有通孔接觸結構的存儲器裝置以及制造通孔接觸結構及存儲器裝置的方法。

背景技術

半導體集成電路產業經歷了快速的成長。集成電路的制造技術產生了數個世代的集成電路，并且每一世代的集成電路都比上一世代的集成電路具有更小和更復雜的電路。業界已經開發了多種先進的技術來形成更小的特征尺寸，并且這些技術被利用在制造例如快閃存儲器的數據存儲裝置中。但是，某些工藝技術并非完全盡如人意。例如，傳統刻蝕技術中，如何達到高深寬比(aspect ratio)接觸通孔將面臨挑戰。因此，本發明的其中一項技術優勢便是提供一種解決方案來形成具有高深寬比的接觸通孔。

發明內容

本發明的一形式是提供一種形成半導體結構的方法。此方法包含以下步驟：形成具有第一穿孔的第一介電層于前驅襯底上，第一穿孔貫穿第一介電層；填充犧牲材料于第一穿孔中；形成具有第二穿孔的第二介電層于第一介電層上方，第二穿孔露出第一穿孔中的犧牲材料，其中第二穿孔具有底部寬度，底部寬度小于第一穿孔的頂部寬度，且第一穿孔與第二穿孔于垂直前驅襯底的一方向上至少部分重疊；在形成具有第二穿孔的第二介電層后，更換犧牲材料；形成勢壘層內襯于第一穿孔的側壁及第二穿孔的側壁；以及形成導電材料于第一及第二穿孔內。

本發明的另一形式是提供一種用于半導體裝置的通孔接觸結構。此通孔接觸結構包含第一導電結構、第二導電結構以及勢壘層。第一導電結構具有頂部。第二導電結構具有底部，底部接觸且配置在第一導電結構的頂部上。第二導電結構的底部具有一寬度，其小于第一導電結構的頂部的一寬度，使第一導電結構的頂部的一部分未被第二導電結構的底部占據。勢壘層包覆第一導電結構的側壁以及第二導電結構的側壁，且勢壘層從第一導電結構的側壁，通過所述頂部未被占據的部分，連續地延伸至第二導電結構的側壁。

本發明的另一形式是提供一種存儲器裝置。存儲器裝置包含半導體基材、介電層、勢壘層以及導電栓塞。半導體基材包含存儲器陣列區以及鄰近存儲器陣列區的周邊電路。介電層配置在周邊電路上方，介電層具有第一孔以及第二孔。第二孔連接第一孔，且位于第一孔上方。第二孔的底部寬度小于第一孔的頂部寬度，使介電層在第一孔與第二孔的連接處形成一懸伸部。勢壘層連續性地由第一孔的側壁通過懸伸部延伸到第二孔的側壁。導電栓塞填充在第一孔及第二孔中。

附圖說明

圖1繪示根據本發明各種實施方式的形成半導體結構的方法的流程圖。

圖2-13繪示根據本發明各種實施方式的形成半導體結構的方法在不同工藝階段的剖面圖。

圖14繪示本發明各種實施方式的通孔接觸結構的剖面示意圖。

圖15繪示本發明各種實施方式的存儲器裝置的剖面示意圖。

圖16A繪示圖15的區域R的放大圖。

圖16B繪示區域R中沿切面C的第一孔和第二孔的平面示意圖。

圖17-24繪示根據本發明一比較例的形成半導體結構的方法在不同工藝階段的剖面示意圖。

圖25繪示圖24中區域M的放大圖。

【附圖標記說明】