[發明專利]LED顯示屏的顯示控制方法、裝置及存儲介質有效
| 申請號: | 201910336525.5 | 申請日: | 2019-04-25 |
| 公開(公告)號: | CN109935194B | 公開(公告)日: | 2021-01-22 |
| 發明(設計)人: | 白濤;周浩;曹李軍;陳衛東 | 申請(專利權)人: | 蘇州科達科技股份有限公司 |
| 主分類號: | G09G3/32 | 分類號: | G09G3/32 |
| 代理公司: | 蘇州謹和知識產權代理事務所(特殊普通合伙) 32295 | 代理人: | 葉棟 |
| 地址: | 215011 江*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | led 顯示屏 顯示 控制 方法 裝置 存儲 介質 | ||
本申請涉及一種LED顯示屏的顯示控制方法、裝置及存儲介質,屬于顯示技術領域,該方法包括:將n列顯示通道劃分為m組顯示通道組,1<m≤n,所述m和所述n為正整數;獲取不同顯示通道組之間的間隔時長,所述間隔時長大于或等于0;按照所述間隔時長控制所述m組顯示通道組錯開分時顯示;可以解決現有的緩解高對比度干擾現象的方法消除干擾的效果不佳的問題;由于將n個顯示通道劃分為m個顯示通道組,且m個顯示通道組的顯示時間沒有重疊,通道開啟關閉產生的干擾不會影響到其他顯示通道組,因此,可以達到降低或者消除高對比度干擾的效果。
技術領域
本申請涉及LED顯示屏的顯示控制方法、裝置及存儲介質,屬于顯示技術領域。
背景技術
目前LED顯示屏的應用越來越廣泛。LED顯示屏的電路結構包括共陽電路和共陰電路。在上述兩種電路結構中,由于LED驅動芯片內部的干擾和/或外部硬件電路寄生電容和寄生電感等影響,會導致顯示通道之間存在較強的干擾。此時,若某個顯示通道開啟或關閉時其他顯示通道仍然在顯示,該其他顯示通道的顯示亮度會被影響。開啟或關閉通道數目越多,其他顯示通道的顯示亮度受影響越大。此時,在相同的顯示時間、不同場景下顯示通道的LED亮度不一致,從而出現高對比度干擾現象。
相關技術中提供了一種緩解高對比度干擾現象的方法,該方法通過穩定LED陽極控制電路或LED陰極控制電路的輸出電平,在LED驅動芯片外部通道開啟或關閉交流信號無法影響到其他顯示通道,從而減少其他顯示通道受到的外部干擾。
然而,其他顯示通道受到的干擾除了包括LED驅動芯片外部的干擾,還包括LED驅動芯片內部的干擾,上述方法并不能消除LED驅動芯片內部對顯示通道的干擾。
發明內容
本申請提供了一種LED顯示屏的顯示控制方法、裝置及存儲介質,可以解決現有的緩解高對比度干擾現象的方法消除干擾的效果不佳的問題。本申請提供如下技術方案:
第一方面,提供了一種LED顯示屏的顯示控制方法,所述方法包括:
將n列顯示通道劃分為m組顯示通道組,1<m≤n,所述m和所述n為正整數;
獲取不同顯示通道組之間的間隔時長,所述間隔時長大于或等于0;
按照所述間隔時長控制所述m組顯示通道組錯開分時顯示。
可選地,所述獲取不同顯示通道組之間的間隔時長,包括:
對于每組顯示通道組,確定所述顯示通道組關閉時在各行顯示行的關閉時長;
從所述m組顯示通道組中確定所述關閉時長的最大值;
基于所述關閉時長的最大值確定所述間隔時長,所述間隔時長大于或等于所述關閉時長的最大值。
可選地,所述按照所述間隔時長控制所述m組顯示通道組錯開分時顯示,包括:
在同一顯示周期內,對于所述m組顯示通道組中相鄰顯示的第一顯示通道組和第二顯示通道組,所述第二顯示通道組在所述第一顯示通道組的顯示時間結束后間隔所述間隔時長開始顯示。
可選地,所述將n列顯示通道劃分為m組顯示通道組,包括:
獲取劃分需求,所述劃分需求包括所述m的取值;
按照所述劃分需求隨機將所述n列顯示通道劃分為所述m組顯示通道組。
第二方面,提供了一種LED顯示屏的顯示控制裝置,所述裝置包括:
通道劃分模塊,用于將n列顯示通道劃分為m組顯示通道組,所述m為小于或等于所述n的正整數,所述n為正整數;
間隔確定模塊,用于獲取不同顯示通道組之間的間隔時長,所述間隔時長大于或等于0;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于蘇州科達科技股份有限公司,未經蘇州科達科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910336525.5/2.html,轉載請聲明來源鉆瓜專利網。





