[發明專利]數據存儲、內存訪問控制的方法、系統、設備和存儲介質

在審

• 申請號: 201910335715.5
• 申請日: 2019-04-24
• 公開（公告）號: CN111858388A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 張建浩
• 申請（專利權）人: 北京京東尚科信息技術有限公司;北京京東世紀貿易有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 上海弼興律師事務所 31283
• 代理人: 薛琦;張冉

本發明公開了一種數據存儲、內存訪問控制的方法、系統、設備和存儲介質，所述數據存儲方法包括：接收至少一組待存儲的三維數據；在內存中為每一組三維數據設置一個長方體存儲空間；分別沿著寬度維度和高度維度將每個長方體存儲空間均劃分為W*H組第一子存儲空間，其中，W、H均取正整數；將W*H組的第一子存儲空間沿著通道維度劃分為M個數據存儲空間，每個數據存儲空間包括W*H組的第二子存儲空間，遍歷設置每個數據存儲空間中的W*H組的第二子存儲空間對應的內存地址。本發明減少了冗余的內存訪問，有效地減少了訪問次數，減少了內存訪問時長，進而加快算法計算的進程。

技術領域

本發明涉及內存管理技術領域，特別涉及一種數據存儲、內存訪問控制的方法、系統、設備和存儲介質。

背景技術

算法(如神經網絡)需要對內存中存儲的三維數據進行訪問，以進行后續計算等操作。以二值神經網絡為例，二值神經網絡由于采用位運算代替普通神經網絡中的浮點計算，其在處理速度比普通神經網絡相比加速10-64倍。而現有的二值神經網絡的前向框架包括BMXNet、BitStream(BMXNet、BitStream均為一種前向框架)等，造成二值神經網絡在前期訪問數據時速度不夠快，具體地，如采用NHWC(一種內存布局方式)內存布局，使得訪問時存在大量冗余訪問內存，從而大大地數據增加訪問次數，繼而造成內存訪問時長較長，導致二值神經網絡整個處理過程速度變慢。

發明內容

本發明要解決的技術問題是現有技術中內存布局容易造成大量不必要的冗余內存訪問，大大地增加訪問次數，從而造成內存訪問時長較長等缺陷，目的在于提供一種數據存儲、內存訪問控制的方法、系統、設備和存儲介質。

本發明是通過下述技術方案來解決上述技術問題：

本發明提供一種數據存儲方法，所述數據存儲方法包括：

接收至少一組待存儲的三維數據；

在內存中為每一組所述三維數據對應設置一個長方體存儲空間；

其中，所述長方體存儲空間包括寬度維度、高度維度和通道維度三個維度；

分別沿著寬度維度和高度維度將每個所述長方體存儲空間均劃分為W*H組第一子存儲空間，其中，W、H均取正整數；

將W*H組的所述第一子存儲空間沿著通道維度劃分為M個數據存儲空間，每個所述數據存儲空間均包括W*H組的第二子存儲空間，其中，2≤M≤C/2，C表示通道維度上的通道總數，M、C取值均為正整數；

遍歷設置每個所述數據存儲空間中的W*H組的所述第二子存儲空間對應的內存地址；

其中，同一所述數據存儲空間中的W*H組的所述第二子存儲空間對應的所述內存地址連續；

前一個所述數據存儲空間中的最后一組所述第二子存儲空間對應的內存地址，與后一個所述數據存儲空間中的第一組所述第二子存儲空間對應的內存地址連續；

根據所述內存地址將所述三維數據存儲至所述內存中。

較佳地，所述遍歷設置每個所述數據存儲空間中的W*H組的所述第二子存儲空間的內存地址的步驟包括：

獲取每個所述數據存儲空間中的W*H組的所述第二子存儲空間在寬度維度和高度維度構成的平面中對應的目標陣列；

對于每個所述數據存儲空間，從所述目標陣列中的第一行第一列位置處開始，依次沿著寬度維度和高度維度設置每組所述第二子存儲空間對應的內存地址；

其中，所述目標陣列中的行對應寬度維度，所述目標陣列中的列對應高度維度；或，所述目標陣列中的行對應高度維度，所述目標陣列中的列對應寬度維度。

沿著通道維度，遍歷設置每個所述數據存儲空間中的每組所述第二子存儲空間對應的內存地址。