[發明專利]一種低成本溝槽型功率半導體器件的制備工藝

在審

• 申請號: 201910334722.3
• 申請日: 2019-04-24
• 公開（公告）號: CN110047758A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 楊飛;白玉明;吳凱;杜麗娜;朱陽軍
• 申請（專利權）人: 貴州芯長征科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/331
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 韓鳳

本發明涉及一種低成本溝槽型功率半導體器件的制備工藝，其終端區的第二導電類型體區與襯底終端溝槽配合形成所需的終端區結構，而得到第二導電類型體區時不需要掩模版，與現有工藝相比，使得溝槽型功率半導體器件在正面結構制備時能少用一塊掩模版，有效降低了功率半導體器件的制備成本。通過有源區內存在襯底第二導電類型基區，能實現對有源區內第二導電類型的摻雜濃度進行調節，保證了所制備得到功率半導體器件終端區的擊穿特性以及有源區的導通特性，整個工藝過程與現有工藝兼容，安全可靠。

技術領域

本發明涉及一種制備工藝，尤其是一種低成本溝槽型功率半導體器件的制備工藝，屬于功率半導體器件制備的技術領域。

背景技術

目前，功率半導體器件飛速發展，一方面，IGBT以及VDMOS的技術不斷革新，以實現優異的性能；另一方面，低成本也成為功率半導體發展的追求目標。功率半導體加工費用中，掩膜版的成本以及相應的光刻工藝往往是主要的，因此降低掩膜版數量成為降低器件成本的關鍵。多數的情況是，高性能器件與低成本之間往往是折中的關系，除非出現新的器件、工藝方法等等。

如圖1～圖11所示，為現有溝槽型功率半導體器件正面結構的制備工藝步驟，具體地，

如圖1所示，提供N型的半導體基板1，并在半導體基板1的正面上涂覆基板第一光刻膠層2，利用基板第一掩模版3對基板第一光刻膠層2進行光刻，以得到貫通基板第一光刻膠層2的基板第一光刻膠層窗口4。

如圖2所示，利用基板第一光刻膠層2以及基板第一光刻膠層窗口4對半導體基板1的正面進行注入，以得到位于終端區的終端環5，所述終端環5與基板第一光刻膠層2的基板第一光刻膠層窗口4對應。

如圖3所示，去除上述基板第一光刻膠層2，并在上述半導體基板1的正面設置場氧化層7、覆蓋于所述場氧化層7上的基板第二光刻膠層8，利用基板第二掩模版6對基板第二光刻膠層8進行光刻，并利用光刻后的基板第二光刻膠層8對與有源區對應的場氧化層7進行刻蝕，從而能得到位于終端區上的場氧化層7；

如圖4所示，去除上述基板第二光刻膠層8，并在上述半導體基板1的有源區以及場氧化層7上涂覆基板第三光刻膠層9，利用基板第三掩模版10對基板第三光刻膠層9進行光刻，以得到貫通基板第三光刻膠層9的基板第三光刻膠層窗口12；利用基板第三光刻膠層9以及基板第三光刻膠層窗口12對有源區的半導體基板1進行刻蝕，以得到位于有源區內的有源區溝槽11。

如圖5所示，去除上述基板第三光刻膠層9，在上述有源區溝槽11內生長絕緣柵氧化層13，并在生長有絕緣柵氧化層13的有源區溝槽11內填充溝槽導電多晶硅14，并刻蝕掉多余的多晶硅。

如圖6所示，在上述半導體基板1的上方進行P型離子的注入與推進，以得到位于有源區內的基板P型基區15，同時，利用半導體基板1上的場氧化層7能阻擋P型離子置入到終端區，基板P型基區15位于有源區溝槽11槽底的上方。

如圖7所示，在上述半導體基板1的上方進行N型離子的置入與推進，以得到位于有源區內的基板N+有源層16，所述基板N+有源層16位于基板P型基區15的上方，利用場氧化層7能阻擋N型離子注入到終端區域。

如圖8所示，在上述半導體基板1的正面上介質層淀積，所述介質層覆蓋在基板N+有源層16以及場氧化層7上，以得到基板介質層17，所述基板介質層17覆蓋有源區溝槽11的槽口；在基板介質層17上涂覆基板第四光刻膠層18，利用基板第四掩模版19對基板第四光刻膠層18進行光刻，以得到貫通基板第四光刻膠層18的基板第四光刻膠層窗口20，所述基板第四光刻膠層窗口20位于有源區的上方。

如圖9所示，利用基板第四光刻膠層18以及基板第四光刻膠層窗口20對基板介質層17、基板N+有源層16進行刻蝕，以得到與基板第四光刻膠層窗口20對應的基板接觸孔24，所述基板接觸孔24貫通基板介質層17，且在有源區溝槽11的兩側得到基板N+源區23。