[發明專利]襯底結構及包含其半導體結構的制造方法

有效

• 申請號: 201910333765.X
• 申請日: 2019-04-24
• 公開（公告）號: CN111863590B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 林永豐;周政道
• 申請（專利權）人: 世界先進積體電路股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/06;H01L29/20
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 孫乳筍;王濤

本發明提供一種襯底結構及包含其半導體結構的制造方法。其中，襯底結構包含襯底、彎曲度調節層以及硅層。彎曲度調節層位于襯底的上表面上。硅層位于彎曲度調節層上。襯底結構具有總彎曲度值，此總彎曲度值位于?20微米至?40微米的范圍內。

技術領域

本發明內容是有關于半導體制造技術，且特別是有關于用于成長氮化鎵半導體材料的襯底結構及包含其半導體結構的制造方法。

背景技術

氮化鎵(GaN-based)半導體材料具有許多優秀的材料特性，例如高抗熱性、寬能隙(band-gap)、與高電子飽和速率。因此，氮化鎵半導體材料適合應用于高速與高溫的操作環境。近年來，氮化鎵半導體材料已廣泛地應用于發光二極管(light?emitting?diode，LED)器件、高頻率器件，例如具有異質界面結構的高電子遷移率晶體管(high?electronmobility?transistor，HEMT)。

隨著氮化鎵半導體材料的發展，這些使用氮化鎵半導體材料的半導體結構應用于更嚴苛的工作環境中，例如更高頻、更高溫或更高電壓的工作環境。因此，具有氮化鎵半導體材料的半導體結構的工藝條件也面臨許多新的挑戰。

發明內容

本發明內容的一些實施例提供襯底結構，此襯底結構包含襯底、彎曲度(bow)調節層以及硅層。彎曲度調節層位于襯底的上表面上。硅層位于彎曲度調節層上。襯底結構具有總彎曲度值(bow?value)，此總彎曲度值位于-20微米(μm)至-40微米的范圍內。

本發明內容的一些實施例提供半導體結構的制造方法，此方法包含：形成襯底結構，以及在襯底結構之上形成氮化鎵(GaN-based)半導體層。形成襯底結構包含：提供襯底，及在該襯底的上表面上形成彎曲度調節層，以將襯底結構的總彎曲度值調節成為小于50微米。

本發明內容的半導體結構可應用于多種類型的半導體裝置，為讓本發明內容的特征和優點能更明顯易懂，下文特舉出應用于高電子遷移率晶體管的實施例，并配合所附圖式，作詳細說明如下。

附圖說明

為讓本發明內容的特征和優點能更明顯易懂，下文特舉不同實施例，并配合所附圖式作詳細說明如下：

圖1A至圖1F是根據本發明內容的一些實施例，說明形成半導體結構在各個不同階段的剖面示意圖；

圖2A至圖2D是根據本發明內容的一些實施例，說明形成襯底結構在各個不同階段的剖面示意圖；

圖3是根據本發明內容的一些實施例，顯示使用圖1E的襯底結構所形成的高電子遷移率晶體管的剖面示意圖。

附圖標記說明

50～主動區；

100、100'、100”、200、200'～襯底結構；

101、102、202～襯底；

102a、202a～上表面；

102b、202b～下表面；

104～彎曲度調節層；

106～硅層；

108～標記；

110～緩沖層；

112～氮化鎵半導體層；

114～氮化鎵鋁半導體層；

116、126～可流動介電材料墊層；

117～隔離結構；

118～源極/漏極電極；

120～柵極電極；

150～研磨步驟；