[發(fā)明專利]一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器

在審

• 申請(qǐng)?zhí)枺?/td>: 201910327093.1
• 申請(qǐng)日: 2019-04-23
• 公開(kāi)（公告）號(hào): CN110034762A
• 公開(kāi)（公告）日: 2019-07-19
• 發(fā)明（設(shè)計(jì)）人: 張翼;張小元;楊文吒;蔡志匡;夏洪亮
• 申請(qǐng)（專利權(quán)）人: 南京郵電大學(xué);南京郵電大學(xué)南通研究院有限公司
• 主分類號(hào): H03M1/12
• 分類號(hào): H03M1/12;H03M1/08
• 代理公司: 南京瑞弘專利商標(biāo)事務(wù)所(普通合伙) 32249
• 代理人: 秦秋星

本發(fā)明公開(kāi)了一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器，包括含有非交疊時(shí)鐘、自舉開(kāi)關(guān)、運(yùn)算放大器、內(nèi)部時(shí)鐘產(chǎn)生單元、DAC控制邏輯單元、異步延時(shí)邏輯模塊、DAC電容陣列、延時(shí)邏輯模塊、第一延時(shí)選擇器和第二延時(shí)選擇器；本發(fā)明采用第一延時(shí)選擇器和第二延時(shí)選擇器，第一延時(shí)選擇器和第二延時(shí)選擇器均采用三種相同的延時(shí)時(shí)間，通過(guò)選擇延時(shí)時(shí)間方式，形成不同的異步時(shí)鐘，從而達(dá)到采樣頻率可調(diào)；本發(fā)明中采用一級(jí)運(yùn)放加二級(jí)鎖存作為比較器，可以阻止回掃噪聲，提高比較速度。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器。

背景技術(shù)

A/D轉(zhuǎn)換器是連接模擬系統(tǒng)與數(shù)字信號(hào)處理系統(tǒng)重要的橋梁，在數(shù)字信號(hào)處理技術(shù)及無(wú)線通信領(lǐng)域的廣泛應(yīng)用，使得對(duì)基于CMOS工藝的ADC(Analog-to-digitalconverter，模數(shù)轉(zhuǎn)換器)的需求量日益增加，尤其是高速度、高精度、低功耗、低成本的ADC。SAR(Successive Approximation Register，逐次逼近型)A/D轉(zhuǎn)換電路是常用的一種電路，其采樣頻率固定，不能實(shí)現(xiàn)采樣頻率可調(diào)。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)背景技術(shù)的不足提供了一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器。

本發(fā)明為解決上述技術(shù)問(wèn)題采用以下技術(shù)方案：

一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器，包括延時(shí)邏輯模塊、比較器、逐次逼近寄存器、DAC電容陣列，還包括第一延時(shí)選擇器和第二延時(shí)選擇器；所述延時(shí)邏輯模塊的一端與比較器的Valid信號(hào)連接，另一端與第二延時(shí)選擇器的輸入端連接；所述第一延時(shí)選擇器的輸入端與比較器的輸出端連接，另一端與第二延時(shí)選擇器的輸出端和逐次逼近寄存器的輸入端連接。根據(jù)權(quán)利要求1一種采樣頻率可調(diào)的模數(shù)轉(zhuǎn)換器，其特征在于：所述比較器包括前級(jí)運(yùn)算放大器和二級(jí)鎖存器；所述前級(jí)運(yùn)算放大器中，M9和M10的柵極連接輸入信號(hào)VIP和VIN，前級(jí)運(yùn)算放大器的輸出端分別連接到二級(jí)鎖存器中M3和M4的柵極，作為二級(jí)鎖存器的輸入信號(hào)，VOUTP和VOUTN為二級(jí)鎖存器的輸出信號(hào)，將VOUTP和VOUTN取反后，再經(jīng)過(guò)與非門(mén)電路運(yùn)算，得到Valid信號(hào)。

進(jìn)一步的：所述第一延時(shí)選擇器和第二延時(shí)選擇器均采用3種相同的延時(shí)(設(shè)計(jì)者也可以根據(jù)需求采用多種不同的延時(shí)，具體情況視需求而定)。

進(jìn)一步的：所述第一延時(shí)選擇器和第二延時(shí)選擇器均包含3個(gè)延時(shí)單元、3個(gè)延時(shí)選擇器開(kāi)關(guān)；3個(gè)延時(shí)單元相互串聯(lián)，延時(shí)選擇器開(kāi)關(guān)switch1的一端連接延時(shí)單元delaytime1的輸入端，延時(shí)選擇器開(kāi)關(guān)switch1的另一端連接延時(shí)單元delaytime3的輸出端；延時(shí)選擇器開(kāi)關(guān)switch2的一端連接延時(shí)單元delaytime2的輸入端，延時(shí)選擇器開(kāi)關(guān)switch2的另一端連接delaytime3的輸出端；延時(shí)選擇器開(kāi)關(guān)switch3的一端連接延時(shí)單元delaytime3的輸入端，延時(shí)選擇器開(kāi)關(guān)switch3的另一端連接delaytime3的輸出端。

進(jìn)一步的：所述延時(shí)單元由兩個(gè)相互串聯(lián)的反相器組成，第二級(jí)反相器的輸入端與第一級(jí)反相器的輸出端相連。