[發(fā)明專利]一種低損傷AlGaN/GaNHEMT柵槽刻蝕方法有效
| 申請?zhí)枺?/td> | 201910323485.0 | 申請日: | 2019-04-22 |
| 公開(公告)號: | CN110047748B | 公開(公告)日: | 2022-03-04 |
| 發(fā)明(設(shè)計)人: | 陳雷雷;閆大為;趙琳娜;顧曉峰 | 申請(專利權(quán))人: | 江南大學 |
| 主分類號: | H01L21/3065 | 分類號: | H01L21/3065;H01L21/67;H01L21/28;H01L21/335;H01L29/423 |
| 代理公司: | 哈爾濱市陽光惠遠知識產(chǎn)權(quán)代理有限公司 23211 | 代理人: | 林娟 |
| 地址: | 214000 江*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 損傷 algan ganhemt 刻蝕 方法 | ||
本發(fā)明公開了一種低損傷AlGaNGaNHEMT柵槽刻蝕方法,屬于半導(dǎo)體制造技術(shù)領(lǐng)域。所述方法刻蝕過程中控制等離子體中離子運動方向與襯底方向水平,且控制等離子體濃度在108?1010cm?3,提高了刻蝕的均勻度,降低刻蝕面的粗糙度,還保證了等離子體對樣品表面的轟擊減少到最小,達到降低表面損傷的目的,同時,刻蝕速率可降至2?3nm/min,實現(xiàn)刻蝕過程中刻蝕精度的精確控制。
技術(shù)領(lǐng)域
本發(fā)明涉及一種低損傷AlGaN/GaNHEMT柵槽刻蝕方法,屬于半導(dǎo)體制造技術(shù)領(lǐng)域。
背景技術(shù)
GaN HEMT器件由于其寬禁帶特性,具有良好的高溫特性和抗輻照特性,在惡劣環(huán)境下的GaN基集成電路中具有很好的應(yīng)用前景。但是由于GaN中空穴和電子的遷移率差異很大,無論器件平面結(jié)構(gòu)還是器件工作速度,以類似CMOS的方式制備互補對稱GaN場效應(yīng)管電路單元都還難以實現(xiàn)。一個可行的方法是研制需要加正柵壓才能開啟溝道的n型GaN增強型器件的導(dǎo)通和關(guān)斷,可實現(xiàn)GaN大功率開關(guān)器件和電路,以及增強/耗盡模式的數(shù)字集成電路。通常AlGaN/GaN異質(zhì)結(jié)在材料制備完成時,已經(jīng)形成高密度的二維電子氣導(dǎo)電通道,這樣的材料制備的GaN HEMT器件都是耗盡型器件(D-HEMT),在柵極加負偏壓時器件才能處于關(guān)斷狀態(tài),是一種常開(normally on)器件。為了實現(xiàn)與耗盡型器件完全兼容的增強型器件(E-HEMT),需要采用一些特殊的結(jié)構(gòu)或特殊的工藝來實現(xiàn),主要有薄勢壘層、槽柵、柵下pn結(jié)、柵下區(qū)域氟等離子體注入等方法。
E-HEMT器件主要是在D-HEMT器件基礎(chǔ)上通過降低溝道2DEG密度,使得在柵壓零偏置情況下溝道的2DEG密度小到可忽略,從而實現(xiàn)增強型特性。在AlGaN/GaN HEMT器件中,2DEG密度與AlGaN勢壘層的Al組分(主要影響AlGaN/GaN界面的極化電荷、導(dǎo)帶帶階和AlGaN表面的肖特基勢壘高度)、厚度、應(yīng)力狀態(tài)、雜志狀態(tài)密切相關(guān),要改變2DEG密度應(yīng)該從勢壘層入手。減小AlGaN勢壘層的Al組分和厚度就能夠減小2DEG密度,因此采用薄勢壘層AlGaN/GaN HEMT是實現(xiàn)增強型特性的一種途徑。第一只增強型器件就是Khan等人采用薄勢壘結(jié)構(gòu)實現(xiàn)的,其勢壘層為10nm Al0.1Ga0.9N。單純減小勢壘層厚度實現(xiàn)增強型的方法的優(yōu)點在于沒有因為對柵下區(qū)域進行刻蝕引起的工藝損傷,因而肖特基特性較好,柵泄露電流較低,可以實現(xiàn)優(yōu)良的高頻特性;這種方法的不足之處是由于整體消減勢壘層的厚度,整個溝道區(qū)域的2DEG濃度較低,器件的飽和電流較小。
為了增加E-HEMT的電流密度,在器件工藝中利用槽柵是比較簡單的手段。將柵下AlGaN勢壘層刻蝕掉一部分,當勢壘層薄到一定程度時,柵下2DEG密度將減小到可以忽略的程度;而柵源、柵漏等區(qū)域不受刻蝕影響,這些區(qū)域的2DEG密度維持原有水平。這樣的器件飽和電流及跨導(dǎo)會比薄勢壘結(jié)構(gòu)的E-HEMT有所提高。例如,采用未摻雜的AlGaN勢壘層(23nm厚)刻蝕掉15nm形成的槽柵結(jié)構(gòu)研制E-HEMT,得到柵長1um的器件閾值電壓為0.47V,飽和電流為455mA/mm,最大跨導(dǎo)為310mS/mm。但槽柵結(jié)構(gòu)的E-HEMT器件也有弱點,主要是AlGaN勢壘層的厚度以及槽柵刻蝕深度的準確控制比較難,因此工藝重復(fù)性差,閾值電壓的可控性較差;另外,刻蝕損傷大,導(dǎo)致?lián)舸╇妷航档汀?/p>
發(fā)明內(nèi)容
為了解決目前現(xiàn)有刻蝕技術(shù)對刻蝕樣品表面損傷較大導(dǎo)致易被擊穿、樣品刻蝕表明不均勻、刻蝕精度無法準確控制的問題,本發(fā)明提出一種低損傷AlGaN/GaNHEMT柵槽刻蝕方法,本發(fā)明提供的低損傷AlGaN/GaNHEMT柵槽刻蝕方法,基于溫和等離子體技術(shù);
一種低損傷AlGaN/GaNHEMT柵槽刻蝕方法,所述方法包括:
步驟11,在AlGaN/GaN HEMT外延結(jié)構(gòu)上形成刻蝕阻擋層;
步驟12,對所述刻蝕阻擋層進行圖形化,露出預(yù)設(shè)為柵槽部分的外延結(jié)構(gòu)表面;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于江南大學,未經(jīng)江南大學許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910323485.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:蝕刻方法和蝕刻裝置
- 下一篇:一種射頻LDMOS平坦化工藝中氮化硅的去除方法
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





