[發明專利]一種均勻對稱布置且同步開合的離子源擋板

有效

• 申請號: 201910322666.1
• 申請日: 2019-04-22
• 公開（公告）號: CN110223903B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 胡冬冬;李娜;車東晨;陳兆超;程實然;侯永剛;王鋮熠;許開東
• 申請（專利權）人: 江蘇魯汶儀器有限公司
• 主分類號: H01J37/32
• 分類號: H01J37/32
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 石艷紅

本發明公開了一種均勻對稱布置且同步開合的離子源擋板，包括n塊n等分擋板，n≥2；n塊n等分擋板大小形狀相同，均位于同一個豎向平面內，且以離子源擋板中心點為對稱中心，呈均勻對稱分布；n塊n等分擋板均能在對應驅動機構的作用下，以離子源擋板中心點為圓心，沿徑向進行同步往返滑移；當n塊n等分擋板向著離子源擋板中心點滑移并拼合后，能將離子源柵網進行完全遮擋；當n塊n等分擋板向著背離離子源擋板中心點滑移時，能使離子源柵網無遮擋。本發明能使晶圓的中部和邊緣均能同時均勻地接受離子束的轟擊，保證擋板在完全脫離離子源柵網之前晶圓的表面接受相同的刻蝕程度，提高了晶圓成品的刻蝕均勻性。

技術領域

本發明涉及半導體器件及芯片等制造領域，特別是一種均勻對稱布置且同步開合的離子源擋板。

背景技術

在半導體器件及芯片等的制造工藝中，刻蝕工藝是眾多工藝中最頻繁被采用和出現的。IC制造的刻蝕工藝中，會部分或者全部刻蝕，從而去除掉芯片上的某些材料。在所有的刻蝕工藝中，等離子體刻蝕以及離子束刻蝕（IBE）工藝越來越重要，尤其是隨著芯片集成度提高，關鍵尺寸縮小，高選擇比以及精確的圖形轉移等工藝需求的提高，更突顯了等離子體刻蝕和離子束刻蝕的優點。

隨著芯片關鍵結構從平面轉向3D結構（例如：邏輯器件中的FinFET結構）和先進存儲器結構（例如：磁存儲器（MRAM）和阻變存儲器（ReRAM），因而，對刻蝕工藝要求的精確度、重復性及工藝質量的要求，也越來越高。

離子束刻蝕是利用具有一定能量的離子轟擊材料表面，使材料原子發生濺射，從而達到刻蝕目的。把Ar，Kr或Xe之類的惰性氣體充入離子源放電室并使其電離形成等離子體，然后由柵極將離子呈束狀引出并加速，具有一定能量的離子束進入工作室，射向固體表面撞擊固體表面原子，使材料原子發生濺射，達到刻蝕目的，屬純物理過程。離子束刻蝕具有如下方向的優點：

1、方向性好，各向異性，陡直度高；分辨率高，可達到0.01μm。

2、不受刻蝕材料限制（金屬和化合物，無機物和有機物，絕緣體和半導體即可）。

3、刻蝕過程中可改變離子束入射角θ來控制圖形輪廓。

4、由于離子束刻蝕對材料無選擇性，對于那些無法或者難以通過化學研磨、電介研磨難以減薄的材料，可以通過離子束來進行減薄。

5、由于離子束能逐層剝離原子層，所以具有的微分析樣品能力，并且可以用來進行精密加工。

如圖1所示，在離子束刻蝕系統中，為了防止晶圓3在尚未到達工藝位置時，離子束對晶圓和電極的傷害，因而通常會在離子源與晶圓之間設置一個普通擋板4。然而，在電極2和晶圓3到達指定工藝位置之前，離子束已經開始發散，但受到普通擋板的阻攔，不會轟擊到電極及晶圓表面。而當電極載片達到工藝位置時，普通擋板需要從當前阻擋位置（也即圖2中的上極限位置101）慢慢落下至下極限位置100，直至離子源柵網完全暴露出來。由于普通擋板降落需要幾秒鐘時間，在該過程中，只有部分未被普通擋板遮住的區域發散出離子束，該部分離子束轟擊晶圓表面，導致在這幾秒的過程中晶圓的邊緣相對于晶圓的中心區域遭受更多的離子束刻蝕，導致最終晶圓表面的刻蝕結果不均勻。

發明內容

本發明要解決的技術問題是針對上述現有技術的不足，而提供一種均勻對稱布置且同步開合的離子源擋板，該均勻對稱布置且同步開合的離子源擋板能使晶圓的中部和邊緣均能同時均勻地接受離子束的轟擊，保證擋板在完全脫離離子源柵網之前晶圓的表面接受相同的刻蝕程度，提高了晶圓成品的刻蝕均勻性。

為解決上述技術問題，本發明采用的技術方案是：

一種均勻對稱布置且同步開合的離子源擋板，離子源擋板設置在位于離子源與晶圓之間的刻蝕反應腔體內，用于阻擋離子源射向晶圓的離子束；離子源擋板的中心點與晶圓中心點和離子源中心點位于同一水平直線上；晶圓能沿自身軸線旋轉。