[發明專利]小數分頻電路及采用該電路的接口時鐘分頻電路

有效

• 申請號: 201910322516.0
• 申請日: 2019-04-22
• 公開（公告）號: CN110061735B
• 公開（公告）日: 2022-09-23
• 發明（設計）人: 仝傳連;劉慧
• 申請（專利權）人: 小華半導體有限公司
• 主分類號: H03K23/68
• 分類號: H03K23/68
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 李鏑的

1.一種小數分頻電路，其中所述小數分頻電路的分頻因子包括整數部分ARR和小數部分，其中所述小數分頻電路的輸出頻率f_cko為：

f_cko＝f_cki/(ARR+(FRACT/2ⁿ))，

其中f_cki為輸入頻率，FRACT為小數部分乘以2ⁿ以后的整數舍入值，并且n為正整數，其中該小數分頻電路包括：

重載計數器，其被配置為計數到ARR時使重載計數器的計數值遞增計數器重載值并且觸發n+1位的運算單元進行加法運算，其中在運算單元的運算結果的最高位為1時，計數器重載值為0，并且在運算單元的運算結果的最高位為0時，計數器重載值為1；

運算單元，其被配置為執行加法運算，其中所述加法運算的第一輸入ALU_I1是上次加法運算結果的低n位，并且第二輸入ALU_I2是n位的小數部分FRACT；以及

波形整形電路，其被配置為在重載計數器的計數值溢出時翻轉以產生輸出信號。

2.根據權利要求1所述的小數分頻電路，其中n＝6。

3.一種接口時鐘分頻電路，具有：

根據權利要求1至2之一所述的小數分頻電路，其被配置為根據輸入信號生成主時鐘信號；

位時鐘產生模塊，其被配置為根據主時鐘信號和通道長度生成位時鐘信號；以及

字選擇時鐘產生模塊，其被配置為根據位時鐘信號和通道長度生成字選擇時鐘信號。

4.根據權利要求3所述的電路，其中在通道長度為16時，位時鐘信號為主時鐘信號的8分頻；和/或

其中在通道長度為32時，位時鐘信號為主時鐘信號的4分頻。

5.根據權利要求3所述的電路，其中在通道長度為16時，字選擇時鐘信號為位時鐘信號的16分頻；和/或

在通道長度為32時，字選擇時鐘信號為位時鐘信號的32分頻。

6.根據權利要求3所述的電路，其中位時鐘產生模塊還被配置為在主時鐘信號未使能時輸出位時鐘產生模塊的輸出信號。

7.根據權利要求3所述的電路，其中在所期望的采樣頻率為f_s且主時鐘信號使能時，根據下列公式計算ARR和FRACT的數值：

ARR＝[f_cki/(f_s*256)]；

FRACT＝round({f_cki/(f_s*256)-[f_cki/(f_s*256)]}*64)；和/或

其中在所期望的采樣頻率為f_s且主時鐘信號未使能且通道長度為32時，根據下列公式計算ARR和FRACT的數值：

ARR＝[f_cki/(fs*64)]；

FRACT＝round({f_cki/(f_s*64)-[f_cki/(f_s*64)]}*64)；和/或

其中在所期望的采樣頻率為f_s且主時鐘信號未使能且通道長度為16時，根據下列公式計算ARR和FRACT的數值：

ARR＝[f_cki/(f_s*32)]；

FRACT＝round({f_cki/(f_s*32)-[f_cki/(f_s*32)]}*64)。