[發明專利]用于集成電路的子器件場效應晶體管架構在審
| 申請號： | 201910317658.8 | 申請日： | 2019-04-19 |
| 公開（公告）號： | CN110858264A | 公開（公告）日： | 2020-03-03 |
| 發明（設計）人： | 常潤滋 | 申請（專利權）人： | 馬維爾國際貿易有限公司 |
| 主分類號： | G06F30/367 | 分類號： | G06F30/367;G06F30/39;G06F115/06 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 酆迅;郭星 |
| 地址： | 巴巴多斯*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 集成電路 器件 場效應 晶體管 架構 | ||
1.一種形成場效應晶體管FET子器件的集成FET的方法，所述方法包括：
形成用于所述集成FET的襯底；
在所述襯底上形成所述FET子器件的第一集合，所述FET子器件的所述第一集合中的第一FET子器件被耦合到所述集成FET的漏極端子；以及
在所述襯底上形成所述FET子器件的第二集合，所述FET子器件的所述第二集合中的第二FET子器件被耦合到所述集成FET的源極端子；
其中(i)所述FET子器件的所述第一集合被形成在其上形成有所述集成FET的襯底區域的內部部分上；并且(ii)所述FET子器件的所述第二集合靠近其上形成有所述集成FET的所述襯底區域的周邊被形成。
2.根據權利要求1所述的方法，其中所述FET子器件的所述第二集合被形成在所述襯底區域上，以在三個側上包圍所述FET子器件的所述第一集合。
3.根據權利要求1所述的方法，其中所述FET子器件的所述第二集合被形成在所述襯底區域上，以在所有側上包圍所述FET子器件的所述第一集合。
4.根據權利要求1所述的方法，其中：
所述FET子器件的所述第一集合的相應的柵極被耦合到所述集成FET的柵極端子；以及
所述FET子器件的所述第二集合的相應的柵極被耦合到所述集成FET的所述柵極端子。
5.根據權利要求1所述的方法，其中：
所述FET子器件的所述第一集合中的第三FET子器件的源極被耦合到所述FET子器件的所述第二集合中的第四FET子器件的漏極。
6.根據權利要求1所述的方法，進一步包括：
將所述集成FET的所述FET子器件的所述第一集合形成為第一FinFET器件；或者
將所述集成FET的所述FET子器件的所述第二集合形成為第二FinFET器件。
7.根據權利要求1所述的方法，進一步包括：
將所述集成FET的所述漏極端子形成在所述襯底上；
將所述集成FET的所述源極端子形成在所述襯底上；或者
將所述集成FET的柵極端子形成在所述襯底上。
8.根據權利要求1所述的方法，其中：
所述FET子器件的所述第一集合包括至少三個被配置為在飽和模式中操作的FET子器件；或者
所述FET子器件的所述第二集合包括至少三個被配置為在線性模式中操作的FET子器件。
9.一種集成電路，包括：
襯底，具有表面；
集成場效應晶體管FET，所述集成場效應晶體管FET包括在所述襯底的所述表面上被形成的FET子器件的陣列，所述FET子器件的所述陣列包括：
第一組FET子器件，具有被耦合到所述集成FET的柵極端子的相應的柵極，以及包括具有被耦合到所述集成FET的漏極端子的漏極的第一FET子器件；以及
第二組FET子器件，具有被耦合到所述集成FET的所述柵極端子的相應的柵極，以及包括具有被耦合到所述集成FET的源極端子的源極的第二FET子器件，
其中，FET子器件的所述陣列被形成在所述襯底的所述表面上，使得所述第二組FET子器件被設置在其上設置有所述第一組FET子器件的襯底區域的至少三個側周圍。
10.根據權利要求9所述的集成電路，其中FET子器件的所述陣列被形成在所述襯底的所述表面上，使得所述第二組FET子器件被設置為形成其上設置有所述第一組FET子器件的所述襯底區域周圍的周邊。
11.根據權利要求9所述的集成電路，其中：
所述集成FET的所述第一組FET子器件被配置為在飽和模式中或飽和區中操作；以及
所述集成FET的所述第二組FET子器件被配置為在線性模式中或線性區中操作。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于馬維爾國際貿易有限公司，未經馬維爾國際貿易有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910317658.8/1.html，轉載請聲明來源鉆瓜專利網。
