[發明專利]處理系統與異構處理器加速方法

有效

• 申請號: 201910317024.2
• 申請日: 2019-04-19
• 公開（公告）號: CN110032452B
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 李曉陽;陳晨;齊宗普;李濤;韓雪花;趙薇;高冬雪
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

1.一種異構處理器的處理系統，包括：

至少一處理器內核，建立至少一任務；

至少一硬件加速器，用以執行所述任務；以及

加速器接口，配置在處理器內核與硬件加速器之間，用以接收處理器內核傳送的關于任務的加速器接口指令，依據加速器接口指令指示硬件加速器，使得硬件加速器執行任務，

其中所述加速器接口解碼加速器接口指令以得到頁目錄表基地址，并將頁目錄表基地址與預存于加速器接口中的預存頁目錄表基地址進行比對，以確認任務是否建權成功。

2.如權利要求1所述的異構處理器的處理系統，其中：

處理器內核在系統存儲器中建立關于任務的至少一任務隊列，任務隊列包括標頭以及至少一命令封包，其中命令封包包括任務對應的類型、長度、至少一源地址及至少一目標地址。

3.如權利要求1所述的異構處理器的處理系統，其中：

加速器接口指令的第一微操作包括任務在系統存儲器中所存儲的虛擬地址，處理器內核經由所述第一微操作將任務所存儲的虛擬地址傳送至加速器接口。

4.如權利要求1所述的異構處理器的處理系統，其中：

加速器接口指令的第二微操作用以在任務相關的任務隊列中被壓入至少一命令封包時通知加速器接口。

5.如權利要求1所述的異構處理器的處理系統，其中：

加速器接口指令中的第二微操作包括關于任務的所述頁目錄表基地址，所述頁目錄表基地址用以索引頁表，其中頁表包括多個用以存儲系統存儲器中的虛擬地址與物理地址之間的映射的頁表條目。

6.如權利要求1所述的異構處理器的處理系統，其中：

預存頁目錄表基地址當應用程序處于內核模式時由處理器內核存儲在加速器接口的權限列表或是存儲在處理系統之系統存儲器中。

7.如權利要求1所述的異構處理器的處理系統，其中：

當比對符合時，加速器接口將建權成功的信息通知處理器內核，以及更新關于任務的位映射表，所述位映射表用以指示任務所對應的任務隊列。

8.如權利要求7所述的異構處理器的處理系統，其中：

加速器接口依據更新后的位映射表，控制所對應的硬件加速器從系統存儲器中讀取所對應的任務隊列，然后硬件加速器執行任務隊列。

9.如權利要求1所述的異構處理器的處理系統，其中：

當硬件加速器執行任務之后，硬件加速器藉由中斷或回鎖通知處理器內核任務已執行完成。

10.一種異構處理器加速方法，適用于至少一處理器內核、至少一硬件加速器、系統存儲器、以及配置在處理器內核與硬件加速器之間的加速器接口，所述異構處理器加速方法包括：

建立至少一任務，并在系統存儲器中建立關于任務的至少一任務隊列；

建立用以指示硬件加速器執行任務的加速器接口指令；

經由加速器接口依據加速器接口指令指示硬件加速器從系統存儲器中讀取任務隊列；以及

藉由硬件加速器依據任務隊列執行任務，

其中加速器接口解碼加速器接口指令以得到頁目錄表基地址，并將頁目錄表基地址與預存于加速器接口中的預存頁目錄表基地址進行比對，以確認任務是否建權成功。

11.如權利要求10所述的異構處理器加速方法，其中：

任務隊列包括標頭以及至少一命令封包，其中命令封包包括任務對應的類型、長度、至少一源地址及至少一目標地址。

12.如權利要求10所述的異構處理器加速方法，其中：

加速器接口指令的第一微操作包括任務在系統存儲器中所存儲的虛擬地址，異構處理器加速方法還包括經由所述第一微操作將任務所存儲的虛擬地址傳送至加速器接口。