[發明專利]柵極掃描驅動電路和驅動方法、顯示裝置

有效

• 申請號: 201910308922.1
• 申請日: 2019-04-17
• 公開（公告）號: CN111833805B
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 黃飛
• 申請（專利權）人: 成都辰顯光電有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/3266
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 王程;黃易

1.一種柵極掃描驅動電路（10），其特征在于，包括：

輸入子電路（100），用于提供輸入信號；

控制子電路（200），與所述輸入子電路（100）連接，用于在時鐘信號控制下將輸入信號拉高至第一電壓，或者在時鐘信號控制下將輸入信號拉低至第二電壓；以及

輸出子電路（300），與所述控制子電路（200）連接，用于將經過所述控制子電路（200）處理的信號變為輸出信號進行輸出；

其中，所述控制子電路（200）包括電壓調節控制子電路（210）和輸出電位保持子電路（220）；

所述電壓調節控制子電路（210）的一端與所述輸入子電路（100）連接，用于在時鐘信號控制下將輸入信號拉高至第一調整電壓或者拉低至第二調整電壓；

所述輸出電位保持子電路（220）與所述電壓調節控制子電路（210）的另一端連接，用于將所述第一調整電壓拉高至所述第一電壓，或者用于將所述第二調整電壓拉低至所述第二電壓，所述輸出電位保持子電路（220）包括：第一時鐘信號輸入端、第六晶體管、第七晶體管、第八晶體管、第九晶體管以及第一電平信號輸入端；

所述第一時鐘信號輸入端分別與所述第六晶體管的源極和所述第八晶體管的漏極連接；所述第六晶體管的柵極與所述第八晶體管的漏極連接；所述第六晶體管的漏極分別與所述第八晶體管的柵極和所述第七晶體管的源極連接；

所述第七晶體管的柵極與所述第九晶體管的柵極連接；所述第七晶體管的漏極連接至所述第一電平信號輸入端；所述第九晶體管的漏極與所述第八晶體管的源極連接；所述第九晶體管的源極連接至所述第一電平信號輸入端；

所述第九晶體管的柵極與所述電壓調節控制子電路（210）的第一節點（213）連接；所述第九晶體管的漏極與所述電壓調節控制子電路（210）的第二節點（214）連接。

2.如權利要求1所述的柵極掃描驅動電路（10），其特征在于，所述電壓調節控制子電路（210）包括：下拉控制信號子電路（211）和上拉控制信號子電路（212）；

所述下拉控制信號子電路（211）的第一端分別與所述輸入子電路（100）和所述第一節點（213）連接；所述下拉控制信號子電路（211）的第二端與所述第一時鐘信號輸入端連接；所述下拉控制信號子電路（211）的第三端與所述第二節點（214）連接。

3.如權利要求2所述的柵極掃描驅動電路（10），其特征在于，所述輸出子電路（300）包括：上拉輸出子電路（310）和下拉輸出子電路（320）；

所述上拉輸出子電路（310）的第一端與所述第一電平信號輸入端連接；所述上拉輸出子電路（310）的第二端與所述第一節點（213）連接；所述上拉輸出子電路（310）的第三端與第二電平信號輸入端；所述上拉輸出子電路（310）的第四端與輸出信號端連接；

所述下拉輸出子電路（320）的第一端與所述輸出信號端連接；所述下拉輸出子電路（320）的第二端與所述第二節點（214）連接；所述下拉輸出子電路（320）的第三端與所述第二電平信號輸入端連接；所述下拉輸出子電路（320）的第四端與第二電平信號輸入端連接；所述下拉輸出子電路（320）的第五端與第二時鐘信號輸入端。

4.如權利要求3所述的柵極掃描驅動電路（10），其特征在于，所述上拉輸出子電路（310）包括：所述第一電平信號輸入端、電壓信號拉高節點、所述第二電平信號輸入端、第十晶體管、第一電容和第二電容；

所述第一電容的一端與所述第一電平信號輸入端連接；所述第一電容的另一端與所述電壓信號拉高節點連接；

所述第二電容的一端與所述電壓信號拉高節點連接；所述第二電容的另一端與所述第二電平信號輸入端連接；

所述第十晶體管的柵極與所述電壓信號拉高節點連接；所述第十晶體管的源極與所述輸出信號端連接；所述第十晶體管的漏極與所述第一電平信號輸入端連接。