[發明專利]一種消除自偏置帶隙基準簡并亞穩態的鉗位反饋啟動電路

有效

• 申請號: 201910305539.0
• 申請日: 2019-04-16
• 公開（公告）號: CN109917842B
• 公開（公告）日: 2021-11-02
• 發明（設計）人: 張千文;吳邊
• 申請（專利權）人: 卓捷創芯科技（深圳）有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種消除自偏置帶隙基準簡并亞穩態的鉗位反饋啟動電路，其特征在于：包括啟動電路，自偏置電流單元，自偏置單元電路和輸出電路；

所述啟動電路用于向所述自偏置電流單元和自偏置單元電路提供啟動電壓，并在自偏置電流單元和自偏置單元電路啟動后關閉，所述啟動電路包括限流單元、啟動電壓檢測電路、鉗位反饋電路以及下拉管NM1，所述限流單元與啟動電壓檢測電路串聯連接于電源與地之間，下拉管NM1柵極連接至所述限流單元的輸出端，源極接地，漏極通過所述鉗位反饋電路連接至自偏置電流鏡PMOS的柵極Vgp，所述鉗位反饋電路的檢測輸入端Vsense2連接至運算放大器OPA的正輸入端Va，用于對偏置結點Va電壓進行檢測，當檢測到該結點電壓為低電位時，所述鉗位反饋電路導通，下拉管NM1下拉自偏置電流鏡PMOS柵極電壓Vgp，使得Va上升，鉗位反饋電路檢測到Va上升后，逐步弱化下拉管NM1的下拉能力，用來阻止Vgp電壓的迅速下降，這種負反饋作用使得Vgp電壓不會迅速被下拉至一個很低的電平，自偏置的PMOS電流鏡的柵源電壓Vgs不會因為啟動過程中下拉管NM1的強力下拉而劇烈的變化，而是在受到了鉗位反饋電路的負反饋作用下，逐步進入正常工作狀態，從而避免自偏置帶隙基準電路進入第三簡并態，保障了輸出電路輸出的帶隙基準電壓的精確度。

2.如權利要求1所述的消除自偏置帶隙基準簡并亞穩態的鉗位反饋啟動電路，其特征在于：所述鉗位反饋電路為第十PMOS管PM10，所述第十PMOS管PM10源極連接至自偏置電流鏡PMOS的柵極和運算放大器OPA的輸出端Vgp，漏極連接至下拉管NM1的漏極，柵極連接至運算放大器OPA的正輸入端Va，用于檢測偏置結點Va的電壓，作為所述鉗位反饋電路的檢測輸入信號Vsense2，從而控制第十PMOS管PM10導通或關斷,所述自偏置電流鏡PMOS(PM1、PM2、PM3、PM4)的源極均連接至電源端，PMOS管PM1漏極端連接至運算放大器OPA的負輸入端Vb，PMOS管PM2漏極端連接至運算放大器OPA的正輸入端Va，PMOS管PM3漏極端作為帶隙基準輸出端，PMOS管PM4漏極端連接至運算放大器OPA的偏置電流端。

3.如權利要求1所述的消除自偏置帶隙基準簡并亞穩態的鉗位反饋啟動電路，其特征在于：所述鉗位反饋電路為并聯連接的第十PMOS管PM10和第十一PMOS管PM11，所述第十PMOS管PM10的源極與第十一PMOS管PM11的源極相連，并連接至自偏置電流鏡PMOS的柵極和運算放大器OPA的輸出端Vgp，第十PMOS管PM10的漏極與第十一PMOS管PM11的漏極相連，并連接至下拉管NM1的漏極，第十PMOS管PM10的柵極連接至運算放大器OPA的正輸入端Va，第十一PMOS管PM11的柵極連接至運算放大器OPA的負輸入端Vb，用于檢測偏置結點Va、Vb的電壓，作為所述鉗位反饋電路的檢測輸入信號Vsense2、Vsense3，從而控制第十PMOS管PM10、第十一PMOS管PM11導通或關斷,所述自偏置電流鏡PMOS(PM1、PM2、PM3、PM4)的源極均連接至電源端，PMOS管PM1漏極端連接至運算放大器OPA的負輸入端Vb，PMOS管PM2漏極端連接至運算放大器OPA的正輸入端Va，PMOS管PM3漏極端作為帶隙基準輸出端，PMOS管PM4漏極端連接至運算放大器OPA的偏置電流端。

4.如權利要求1所述的消除自偏置帶隙基準簡并亞穩態的鉗位反饋啟動電路，其特征在于：所述鉗位反饋電路為第一PMOS型二極管PMD1，所述第一PMOS型二極管PMD1源極連接至自偏置電流鏡PMOS的柵極和運算放大器OPA的輸出端Vgp，其柵極與漏極相連，并連接至下拉管NM1的漏極，所述第一PMOS型二極管PMD1用于對Vgp電壓進行鉗位，使得Vgp結點電壓值始終不低于一個PN結電壓，在所述鉗位反饋電路中，PN結電壓即等于第一PMOS型二極管PMD1的閾值電壓,所述自偏置電流鏡PMOS(PM1、PM2、PM3、PM4)的源極均連接至電源端，PMOS管PM1漏極端連接至運算放大器OPA的負輸入端Vb，PMOS管PM2漏極端連接至運算放大器OPA的正輸入端Va，PMOS管PM3漏極端作為帶隙基準輸出端，PMOS管PM4漏極端連接至運算放大器OPA的偏置電流端。