[發(fā)明專利]一種高性能運(yùn)算SoC的同步控制方法及裝置在審
| 申請?zhí)枺?/td> | 201910305468.4 | 申請日： | 2019-04-16 |
| 公開（公告）號： | CN110058639A | 公開（公告）日： | 2019-07-26 |
| 發(fā)明（設(shè)計）人： | 萬上宏;劉志赟 | 申請（專利權(quán)）人： | 深圳市致宸信息科技有限公司 |
| 主分類號： | G06F1/12 | 分類號： | G06F1/12;G06F15/177 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 518100 廣東省深圳市南山區(qū)*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 時鐘配置 工作模塊 輸入時鐘 外部 脈沖輸入 脈沖檢測模塊 時鐘選擇模塊 高性能運(yùn)算 門控時鐘 模塊更新 同步控制 觸發(fā) 檢測 停止運(yùn)行 分壓 斷開 串聯(lián) | ||
1.一種高性能運(yùn)算SoC的同步控制方法，其特征在于，包括：
脈沖檢測模塊檢測外部的脈沖輸入，當(dāng)檢測到所述外部的脈沖輸入時，觸發(fā)門控時鐘模塊更新時鐘配置值為第一時鐘配置值；
時鐘選擇模塊根據(jù)所述第一時鐘配置值獲取外部輸入時鐘，并將所述外部輸入時鐘連接到SoC工作模塊，使所述SoC工作模塊按照所述外部輸入時鐘運(yùn)行，其中，所述SoC工作模塊為N個串聯(lián)的高性能運(yùn)算SoC，N為大于1的正整數(shù)；
當(dāng)檢測到所述外部的脈沖輸入停止時，所述脈沖檢測模塊觸發(fā)所述門控時鐘模塊更新時鐘配置值為第二時鐘配置值，所述時鐘選擇模塊根據(jù)所述第二時鐘配置值斷開所述外部輸入時鐘與所述SoC工作模塊的連接，所述SoC工作模塊停止運(yùn)行。
2.如權(quán)利要求1所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，所述時鐘選擇模塊與時鐘輸出模塊連接，當(dāng)所述門控時鐘模塊更新所述時鐘配置值時，所述時鐘選擇模塊獲取所述時鐘輸出模塊輸出的時鐘作為所述外部輸入時鐘。
3.如權(quán)利要求2所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，所述時鐘輸出模塊包括第一時鐘輸出單元和第二時鐘輸出單元，所述第一時鐘輸出單元輸出單倍時鐘，所述第二時鐘輸出單元輸出倍頻時鐘；
當(dāng)所述門控時鐘模塊更新所述時鐘配置值時，所述時鐘選擇模塊根據(jù)時鐘選擇參數(shù)選擇所述第一時鐘輸出單元或所述第二時鐘輸出單元的輸出時鐘作為所述外部輸入時鐘。
4.如權(quán)利要求3所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，所述第二時鐘輸出單元為鎖相環(huán)時鐘輸出單元。
5.如權(quán)利要求1-4任一項所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，所述門控時鐘模塊包括時鐘信號單元和時鐘門控單元；
當(dāng)檢測到所述外部的脈沖輸入時，所述時鐘信號單元更新所述時鐘信號單元中的所述時鐘配置值為所述第一時鐘配置值，所述時鐘門控單元更新所述時鐘門控單元中的所述時鐘配置值為所述第一時鐘配置值；
所述時鐘信號單元與所述時鐘選擇模塊連接，所述時鐘選擇模塊根據(jù)所述時鐘信號單元更新的所述第一時鐘配置值獲取所述外部輸入時鐘；
所述時鐘門控單元與所述時鐘選擇模塊和所述SoC工作模塊相連接，所述時鐘門控單元根據(jù)更新的所述第一時鐘配置值將所述外部輸入時鐘連接到所述SoC工作模塊。
6.如權(quán)利要求5所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，所述時鐘信號單元包括第一配置緩存器和第一配置寄存器，當(dāng)檢測到所述外部的脈沖輸入時，所述第一配置緩存器將所述第一時鐘配置值更新至所述第一配置寄存器；
所述時鐘門控單元包括第二配置緩存器和第二配置寄存器，當(dāng)檢測到所述外部的脈沖輸入時，所述第二配置緩存器將所述第一時鐘配置值更新至所述第二配置寄存器。
7.如權(quán)利要求6所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，當(dāng)所述第一配置緩存器將所述第一時鐘配置值更新至所述第一配置寄存器時，所述時鐘選擇模塊獲取所述外部輸入時鐘；
當(dāng)所述第二配置緩存器將所述第一時鐘配置值更新至第二配置寄存器時，所述時鐘門控單元將所述時鐘選擇模塊連接至所述SoC工作模塊。
8.如權(quán)利要求7所述的高性能運(yùn)算SoC的同步控制方法，其特征在于，當(dāng)檢測到所述外部的脈沖輸入停止時，所述第一配置緩存器將所述第二時鐘配置值更新至所述第一配置寄存器，所述第二配置緩存器將所述第二時鐘配置值更新至所述第二配置寄存器；
當(dāng)所述第二配置緩存器將所述第二時鐘配置值更新至所述第二配置寄存器時，所述時鐘門控單元將所述時鐘選擇模塊與所述SoC工作模塊斷開連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市致宸信息科技有限公司，未經(jīng)深圳市致宸信息科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910305468.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇：時鐘分配電路
- 下一篇：一種軟件營銷展示服務(wù)系統(tǒng)
