[發明專利]一種存儲器及其制備方法

在審

• 申請號: 201910304936.6
• 申請日: 2019-04-16
• 公開（公告）號: CN110021604A
• 公開（公告）日: 2019-07-16
• 發明（設計）人: 劉釗;熊濤;許毅勝;舒清明
• 申請（專利權）人: 上海格易電子有限公司;北京兆易創新科技股份有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明公開了一種存儲器及其制備方法。其中，存儲器包括：襯底基板，襯底基板包括多個有源區和多個淺槽隔離區，有源區和淺槽隔離區間隔設置；填充淺槽隔離區的隔離層，隔離層延伸至有源區中靠近淺槽隔離區一側的部分上表面；位于有源區內的凹槽結構，凹槽結構部分貫穿有源區對應的襯底基板；位于凹槽結構內壁表面并沿凹槽結構內壁延伸至隔離層部分上表面的浮柵，相鄰的有源區對應的浮柵之間斷開連接；位于浮柵上表面和隔離層上表面的介質層；位于介質層上的控制柵。本發明實施例提供的存儲器具有較低的功耗和較高的良品率以及可靠性。

技術領域

本發明實施例涉及半導體制造技術領域，尤其涉及一種存儲器及其制備方法。

背景技術

傳統的Flash存儲器利用自對準技術制作浮柵(Floating Gate，FG)，雖然工藝簡單成本較低，但浮柵與控制柵(Control Grid，CG)的有效接觸面積偏低，導致CG-FG耦合電容偏低，進而導致控制柵需要更高的操作電壓來對浮柵進行擦寫操作，從而造成存儲器件的功耗偏高，另外傳統浮柵和控制柵在垂直方向上疊層厚度較厚，導致后續中間絕緣介質層填充困難，造成良品率較低和可靠性較差的問題。

發明內容

本發明提供一種存儲器及其制備方法，以降低存儲器的功耗以及提高存儲器的良品率和可靠性。

第一方面，本發明實施例提供了一種存儲器，包括：

襯底基板，所述襯底基板包括多個有源區和多個淺槽隔離區，所述有源區和所述淺槽隔離區間隔設置；

填充所述淺槽隔離區的隔離層，所述隔離層延伸至所述有源區中靠近所述淺槽隔離區一側的部分上表面；

位于所述有源區內的凹槽結構，所述凹槽結構部分貫穿所述有源區對應的所述襯底基板；

位于所述凹槽結構內壁表面并沿所述凹槽結構內壁延伸至所述隔離層部分上表面的浮柵，相鄰的所述有源區對應的所述浮柵之間斷開連接；

位于所述浮柵上表面和所述隔離層上表面的介質層；

位于所述介質層上的控制柵。

可選的，沿垂直所述襯底基板的方向，所述凹槽結構的開口深度為D1，其中，50nm≤D1≤100nm。

可選的，沿所述有源區指向所述淺槽隔離區的方向，所述凹槽結構的開口寬度為D2，其中，30nm≤D2≤80nm。

可選的，沿垂直所述襯底基板的方向，所述浮柵的厚度為D3，其中，5nm≤D3≤20nm。

可選的，沿所述有源區指向所述淺槽隔離區的方向，相鄰兩個所述有源區所對應的浮柵之間的距離為L1，其中，L1≥10nm。

可選的，所述凹槽結構與所述浮柵之間設置有摻雜層和遂穿氧化層。

可選的，所述隔離層的材料包括氧化硅材料；

所述介質層包括氧化硅、氮化硅和氧化硅層的層疊結構。

第二方面，本發明實施例還提供了一種存儲器的制備方法，用于制備第一方面所述的任一存儲器，該方法包括：

提供襯底基板并在所述襯底基板上形成多個有源區和多個淺槽隔離區，所述有源區和所述淺槽隔離區間隔設置；

在所述淺槽隔離區填充隔離層，所述隔離層延伸至所述有源區中靠近所述淺槽隔離區一側的部分上表面；

在所述有源區內制備凹槽結構，所述凹槽結構部分貫穿所述有源區對應的所述襯底基板；

在所述凹槽結構內壁表面以及與所述凹槽結構內壁相鄰的所述隔離層部分上表面上制備浮柵，相鄰的所述有源區對應的所述浮柵之間斷開連接；

在所述浮柵上表面和所述隔離層上表面制備介質層；