[發明專利]一種基于FPGA的探地雷達分布式濾波方法

有效

• 申請號: 201910304370.7
• 申請日: 2019-04-16
• 公開（公告）號: CN110007285B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 白旭;李季蹊;張佳巖;高玉龍;姜建禹;安維樂;張延家;崔海濤
• 申請（專利權）人: 哈爾濱工業大學;大連中睿科技發展有限公司
• 主分類號: G01S7/41
• 分類號: G01S7/41
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 劉冰

一種基于FPGA的探地雷達分布式濾波方法，它屬于探地雷達的信號處理技術領域。本發明解決了現有的濾波方法在FPGA中實現時存在的對信號處理效率低的問題。本發明應用分布式算法在FPGA中實現了數字濾波，分布式結構利用二進制數據可以進行逐位處理的特點，以輸入數據的相同位作為地址查找之前預先存入的預相加結果，將查找表輸出的部分積進行移位操作，移位操作結果進行累加后即可得到濾波結果，本發明用豐富的存儲器資源代替了有限的硬件乘法器資源，用快速的查表操作與移位操作代替了緩慢的乘法操作，解決了現有方法對信號處理的速度慢的問題。本發明可以應用于探地雷達的信號處理技術領域。

技術領域

本發明屬于探地雷達的信號處理技術領域，具體涉及一種探地雷達分布式濾波方法。

背景技術

探地雷達是一種用于淺層地表地球物理研究的無損檢測儀器。檢測人員利用地下物質電磁學屬性不同的特點，通過FPGA采集并處理高速高頻的探地雷達回波數據便可以了解地下情況。在實際操作中，由于探地雷達經常被用于執行路層檢測，水深冰厚檢測等任務，地下的金屬以及水中的漂浮物都會引入雜波干擾，所以在檢測施工中對回波進行濾波就顯得十分重要。但由于現有的濾波方法在FPGA中實現時占用硬件資源多、邏輯延遲大，導致信號處理效率低、速度慢。

發明內容

本發明的目的是為了解決現有的濾波方法在FPGA中實現時存在的信號處理效率低的問題。

本發明為解決上述技術問題采取的技術方案是：一種基于FPGA的探地雷達分布式濾波方法，該方法包括以下步驟：

步驟一、獲取探地雷達濾波的濾波器相關參數和數據字長；所述濾波器相關參數包括截止頻率、采樣頻率、濾波器階數和濾波器系數；所述數據字長包括沖激響應的字長和輸入數據的字長；

步驟二、將濾波器系數與二進制地址組合相加得到部分積，并將得到的部分積與對應的二進制地址存入查找表；

步驟三、通過預先相加的方式對輸入數據進行精簡，得到精簡后的輸入數據；

步驟四、對精簡后的輸入數據進行逐位右移操作來拼接成查找地址，根據拼接成的查找地址在查找表中得出部分積；

步驟五、對步驟四得出的部分積進行移位操作，將移位操作結果進行累加，獲得的累加結果即為探地雷達分布式濾波結果。

本發明的有益效果是：本發明提供了一種基于FPGA的探地雷達分布式濾波方法，本發明應用分布式算法在FPGA中實現了數字濾波，分布式結構利用二進制數據可以進行逐位處理的特點，以輸入數據的相同位作為地址查找之前預先存入的預相加結果，將查找表輸出的部分積進行移位操作，移位操作結果進行累加后即可得到濾波結果，本發明用豐富的存儲器資源代替了有限的硬件乘法器資源，用快速的查表操作與移位操作代替了緩慢的乘法操作，采用本發明的方法在FPGA中對探地雷達回波進行信號處理可以有效的壓制噪聲，解決了現有方法對信號處理的效率低的問題，與現有乘累加方法相比，本發明的方法可以將邏輯延遲降低50％，將硬件資源占用降低30％，有效提升了信號處理的速度。

附圖說明

圖1是本發明的一種基于FPGA的探地雷達分布式濾波方法的流程圖；

圖2是基于分布式結構的探地雷達濾波的結構圖；

圖3為利用本發明的方法實現分布式算法的查找表結構圖；

圖3中X′[3][0]、X′[2][0]、X′[1][0]和X′[0][0]組成4位二進制地址，040代表第1組濾波器對稱系數，0f0代表第2組濾波器對稱系數，2a8代表第3組濾波器對稱系數，428代表第4組濾波器對稱系數。

圖4為為利用本發明的方法實現分布式逐位操作的示意圖；

圖5為原始信號圖；

圖6為對原始信號進行濾波后的信號圖；