[發明專利]一種數據轉換器

在審

• 申請號: 201910301227.2
• 申請日: 2019-04-15
• 公開（公告）號: CN110011669A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 肖虎
• 申請（專利權）人: 上海安路信息科技有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00;G06F13/12
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 成春榮;竺云

本申請公開了一種數據轉換器，包括低壓差線性穩壓器、數據源、數據產生器、第一轉換電路、第二轉換電路：所述數據源提供待轉換的數據至所述第一轉換電路、數據產生器；所述數據產生器形成與所述待轉換的數據互補的虛假數據，并提供至第二轉換電路；所述低壓差線性穩壓器分別為所述第一轉換電路、第二換電路提供電流；所述第一轉換電路輸出轉換后的數據。

技術領域

本發明屬于集成電路、微電子技術領域，涉及微電子技術中串行并行接口技術，具體為一種數據轉換器。

背景技術

在當今通信領域，為應對芯片之間的數據傳輸量不斷增長，產生了并行串行接口(SerDes)技術來滿足不斷增漲的數據帶寬同時減少傳輸數據所需的信道數量。常見的并行串行接口有HDMI接口，USB接口，SATA接口，Display Port(DP)接口等等。在這些SerDes接口設計的時候，發射器端的抖動(Jitter)是一個十分重要的技術指標，抖動越低則表征發射端發出的信號質量越好，越利于數據的傳輸。

現有技術中數據傳輸過程參考圖1所示，包括低壓差線性穩壓器1、數據源2、并行串行轉換電路3，低壓差線性穩壓器1位并行串行轉換電路3提供電壓VCCD，數據源2將帶傳輸的數據數據至并行串行轉換電路3，例如傳輸20個bit的D[19:0]，并行串行轉換電路3將該數據轉換后輸出DS。參考圖2所示，圖2(a)中示出了需要傳輸的數據D[0]，圖2(b)中示出了低壓差線性穩壓器3的電壓VCCD，圖2(c)中示出了反映輸出數據DS穩定性的眼圖，輸出轉換輸出過程中，低壓差線性穩壓器1的電壓VCCD產生抖動，使得輸出的數據DS不穩定。

本發明就如何減小發射端的抖動(Jitter)提供一種十分有用的方法。

申請內容

本申請的目的在于提供一種數據轉換器，減小發射端的抖動(Jitter)。

為了解決上述問題，本申請公開了一種數據轉換器，包括低壓差線性穩壓器、數據源、數據產生電路、第一轉換電路、第二轉換電路：

所述數據源提供待轉換的數據至所述第一轉換電路、數據產生電路；

所述數據產生電路形成與所述待轉換的數據互補的虛假數據，并提供至第二轉換電路；

所述低壓差線性穩壓器分別為所述第一轉換電路、第二換電路提供電流；

所述第一轉換電路輸出轉換后的數據。

在一個優選例中，所述數據產生電路形成與所述待轉換的數據互補的虛假數據的步驟包括：當所述待轉換的數據翻轉時，所述虛假數據不翻轉；當所述待轉換的數據不翻轉時，所述虛假數據翻轉。

在一個優選例中，當所述待轉換的數據從低電平跳變為高電平時，所述虛假數據保持低電平，當所述待轉換的數據從高電平跳變為低電平時，所述虛假數據保持高電平。

在一個優選例中，當所述待轉換的數據保持低電平時，所述虛假數據從低電平跳變為高電平，當所述待轉換的數據保持高電平時，所述虛假數據從高電平跳變為低電平。

在一個優選例中，所述數據產生電路包括：若干級并聯的觸發器，第2n個數據連接至第2n級觸發器的輸入端，第2n+1個數據通過一反相器連接至第20+1級觸發器的輸入端；所述若干級并聯的觸發器依次產生虛假數據；其中，n為大于等于0的整數。

在一個優選例中，通過時鐘電路控制所述若干級的觸發器。

在一個優選例中，所述數據源提供的待轉換的數據為并行數據。

在一個優選例中，所述第一轉換電路將并行數據轉換為串行數據，所述第一轉換電路為HDMI接口、USB接口、SATA接口或DP接口。

在一個優選例中，所述第二轉換電路將并行數據轉換為串行數據，所述第二轉換電路為HDMI接口、USB接口、SATA接口或DP接口。