[發明專利]一種遲滯型比較器電路

在審

• 申請號: 201910294094.0
• 申請日: 2019-04-12
• 公開（公告）號: CN110011647A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 侯江;程代州;張茂林;雷郎成;劉倫才
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

本發明提供一種遲滯型比較器電路，包括：偏置模塊、運算放大器模塊和反饋模塊，所述偏置模塊為所述運算放大器模塊提供偏置電壓，所述反饋模塊根據運算放大器模塊輸出端的電壓變化進行反饋狀態的切換，產生遲滯的閾值電壓；本發明中的遲滯型比較器電路，反饋模塊通過運算放大器模塊輸出端的電壓變化進行反饋狀態的切換，產生遲滯的閾值電壓，通過在運算放大器內部形成正反饋通路，從而產生遲滯，實現遲滯電壓大小可調的遲滯比較器，與傳統結構相比，本發明在電路設計上具有裕度較大，閾值遲滯電壓可調性較高的優點。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種遲滯型比較器電路。

背景技術

在通常情況下，比較器工作在噪聲環境中，在閾值點檢測信號的變化。如果比較器工作在高頻率下，噪聲將傳遞到輸出端，影響比較器的輸出結果。

為了消除噪聲對輸出信號的影響，現有技術采用遲滯比較器技術，與傳統的單限電壓比較器相比，遲滯比較器具有兩個閾值電壓VT-和VT+，VT+是輸出由低電平變為高電平的閾值電壓，VT-是輸出由高電平變為低電平的閾值電壓。

遲滯是比較器的一種性質，其輸入閾值是輸入(輸出)電平的函數。輸入經過閾值時輸出會改變，同時輸入閾值也會隨之降低，所以在比較器的輸出又一次改變狀態之前輸入必須回到上一閾值。輸入從負值開始向正值變化時，輸出不變，直至輸入達到正向轉折閾值電壓VT+時，比較器輸出才開始變化。一旦輸出變高，實際閾值轉折點被改變。當輸入向負值減小時，輸出不變，直至輸入達到負向轉折閾值電壓VT-時，比較器輸出才開始轉換，但是目前現有的遲滯比較器的設計裕度較小，閾值遲滯電壓可調性較低。

發明內容

鑒于以上所述現有技術的缺點，本發明提供一種遲滯型比較器電路，以解決上述技術問題。

本發明提供的遲滯型比較器電路，包括：偏置模塊、運算放大器模塊和反饋模塊，所述偏置模塊為所述運算放大器模塊提供偏置電壓，所述反饋模塊根據運算放大器模塊輸出端的電壓變化進行反饋狀態的切換，產生遲滯的閾值電壓。

進一步，所述反饋模塊包括開關單元和用于對遲滯寬度進行調整的閾值調整單元，通過運算放大器模塊輸出端的輸出電平控制開關單元的工作狀態，在所述運算放大器模塊內部形成正反饋通路，與所述閾值電壓調整單元形成電壓差，產生所述遲滯的閾值電壓。

進一步，所述偏置模塊包括偏置輸入端、第一偏置輸出端和第二偏置輸出端，

所述運算放大器模塊包括第一放大輸入端、第二放大輸入端、第一差分信號輸入端、第二差分信號輸入端、第一放大輸出端和第二放大輸出端，

所述反饋模塊包括第一反饋輸入端、第二反饋輸入端和反饋輸出端；

所述第一偏置輸出端與所述第一放大輸入端連接，所述第二偏置輸出端與運算放大器模塊的第二輸入端連接，所述第一放大輸出端與反饋輸出端連接，所述第二放大輸出端與第一反饋輸入端連接，所述第一差分信號輸入端與第二反饋輸入端連接。

進一步，所述偏置模塊包括第一NMOS管、第五NMOS管、第三PMOS管和第五PMOS管；

第五NMOS管的的柵極與第五PMOS管的的漏極短接后與第五PMOS管的漏極連接，并作為所述第一偏置輸出端；第五NMOS管的源極接地，第五PMOS管的源極與電源端連接；第五PMOS管的柵極和第三PMOS管的柵極連接；第三PMOS管的源極與電源端連接，第一NMOS管的源極接地；第一NMOS管的柵極和漏極短接后與第三PMOS管的漏極連接，并作為所述第二偏置輸出端。

進一步，所述運算放大器模塊包括電流源單元、差分輸入單元、負載單元和反相器；

所述電流源單元用于提供電流，所述第一差分信號輸入端和第二差分信號輸入端形成差分輸入單元，用于提供差分信號，所述負載單元與反相器連接，所述反饋模塊根據反相器的輸出端的輸出電平控制開關單元的開啟和關閉。