[發明專利]一種基于WTA方案的低功耗電流模式PUF

有效

• 申請號: 201910291884.3
• 申請日: 2019-04-12
• 公開（公告）號: CN110020557B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 趙曉錦;鄭文翰;吳若陽
• 申請（專利權）人: 深圳大學
• 主分類號: G06F21/73
• 分類號: G06F21/73;G06F1/3234
• 代理公司: 深圳市興科達知識產權代理有限公司 44260
• 代理人: 王翀

本發明提供了一種基于WTA方案的低功耗電流模式PUF，包括4?16譯碼器A、4?16譯碼器B、第一電流源陣列、第二電流源陣列，選擇器、WTA電路以及輸出判定電路，陣列A輸出端與第一電流源陣列輸入端相連，4?16譯碼器B輸出端與第二電流源陣列輸入端相連，兩個電流源陣列輸出端分別與選擇器輸入端連接，4?16譯碼器A與4?16譯碼器B分別通過兩個對應的電流源陣列A和電流源陣列B中各挑出選擇一個電流，并將電流輸入選擇器中，所述選擇器輸出端與WTA電路輸入端連接，所述WTA電路輸出端與輸出判定電路輸入端連接，通過輸出判定電路的輸出端進行輸出。與現有技術相比，該技術方案的提出實現大大簡化了基于WTA的電流測量過程和相關的復雜外圍電路，從而導致更低的功耗。

[技術領域]

本發明涉及芯片安全技術領域，特別涉及一種物理不可克隆函數電路。

[背景技術]

現有的PUF(Physical?Unclonable?Function)實現通常可以分為兩類：具有線性CRP的或者說與陣列單元數相關的弱PUF以及具有指數與細胞編號的CRP編號的強PUF。具體而言，現有技術文獻1中先前報道的仲裁PUF是典型的強PUF。其工作原理是向兩條傳輸線提供信號脈沖，每條線由N級反相器組成(相同的布局結構)。由于工藝變化，通過兩條傳輸線所需的延遲時間略有不同，這可以通過最后階段的仲裁器模塊來區分。關于弱PUF，文獻2記載了SRAM?PUF在系統上電時利用SRAM單元的不可預測的初始狀:。優點是PUF電路完全與SRAM陣列合并，這不會引入任何附加電路。

電流模式PUF是文獻3中報告的另一種弱PUF，其采用時域電流差測(TDCDM)方案來量化失配電流的電流差。不過，其功耗高達11.29μW。而且，電容器對之間的不匹配不容忽視，這會影響充電時間和精度。Wang等人通過閾值處理和參考電流進一步改善了基于電流的PUF的穩定性。然而，需要相當多的復雜外圍電路，包括電流控制振蕩器(～10.3μW)和數模轉換器(～4.48μW)。該方案的總功耗高達27.28μW。在文獻4中，除了高功耗之外，沒有消除或削弱電流鏡不匹配影響的方案。

[發明內容]

在此，我們提出了一種具有贏家通吃(WTA)電流測量方案的電流模式PUF，以低功耗提高PUF的可靠性。

為了實現上述目的，本發明的技術方案如下：

一種基于WTA方案的低功耗電流模式PUF，包括4-16譯碼器A、4-16譯碼器B、第一電流源陣列、第二電流源陣列，選擇器、WTA電路以及輸出判定電路，陣列A輸出端與第一電流源陣列輸入端相連，4-16譯碼器B輸出端與第二電流源陣列輸入端相連，兩個電流源陣列輸出端分別與選擇器輸入端連接，4-16譯碼器A與4-16譯碼器B分別通過兩個對應的電流源陣列A和電流源陣列B中各挑出選擇一個電流，并將電流輸入選擇器中，所述選擇器輸出端與WTA電路輸入端連接，所述WTA電路輸出端與輸出判定電路輸入端連接，通過輸出判定電路的輸出端進行輸出。

以上所述的低功耗電流模式PUF，所述WTA電路由2個完全相同的單元組成，每個單元分別包含電流反饋電路和前置比較電路，所有晶體管在亞閾值區域操作，并且引入功率門控電路以關閉不活動的電流分支。

以上所述的低功耗電流模式PUF，第一電流源陣列和第二電流源陣列生成電流I_Ak和I_Bk，用于比較；在每個陣列中，有16個分支電流表示為I₁到I₁₆；并且每個分支包括開關晶體管SM_k和柵極-源極連接的PMOS?M_k。

以上所述的低功耗電流模式PUF，所述WTA電路用于比較輸入電流I_inAk和I_inBk；如果I_inAk是贏家，則輸出V_outA等于1，如果I_inBk是贏家，則輸出V_outA等于0。