[發明專利]一種矩陣一體化集成裝置及制造方法

在審

• 申請號: 201910290734.0
• 申請日: 2019-04-11
• 公開（公告）號: CN110012591A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 石玉;尉旭波;徐瑞豪;胡越;武凱璇;毛云山;鐘聲越;陳成
• 申請（專利權）人: 成都興仁科技有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/16;H01P5/16
• 代理公司: 北京眾合誠成知識產權代理有限公司 11246
• 代理人: 馬超前

1.一種矩陣一體化集成裝置，為多層結構，在表層PCB基板上布置FPGA控制模塊和信號處理模塊，其特征在于，中間層設置若干基板地層和若干水平錯位布置的帶狀線功分器，水平錯位的帶狀線功分器與基板地層交錯布置；

帶狀線功分器內埋在PCB基板內，所述帶狀線功分器與其兩側均設有的介質和金屬地板一起構成一個疊壓單元，且介質布置在內側，金屬地板布置在外側；

在一個疊壓單元內，帶狀線兩側的介質中，沿帶狀線兩側等間距地布置大量通孔，所有通孔與兩側的金屬地板相連，并共同形成獨立新型介質微型隔離腔體，將該腔體內帶狀線功分器單獨隔離；

多個疊壓單元水平錯位布置，相鄰疊壓單元金屬地板貼合相連，并利用在該金屬地板中設置的埋孔疊壓在一起，構成多層水平錯位帶狀線功分器疊壓成型結構。

2.根據權利要求1所述的一種矩陣一體化集成裝置，其特征在于，表層PCB基板，具有機械金屬腔體，用于將各通道的鏈路元件隔離分腔；

輸入/輸出口采用同軸線從外腔體表面連接至表層PCB基板各通道的微帶線上；

中間層內，帶狀線通過盲孔與射頻開關、電源開關相連，盲孔為布置在各射頻開關、電源開關附近的焊盤中的盤中孔；

帶狀線上連接適當阻抗和長度特征的四分之一阻抗變換器，使所有帶狀線反射疊加結果為零。

3.根據權利要求1所述一種矩陣一體化集成裝置，其特征在于，帶狀線在四分之一波長線處由金屬化過孔連接至表層PCB基板上歸一化電阻。

4.根據權利要求1所述一種矩陣一體化集成裝置，其特征在于，所述中間內信號處理模塊包括對信號進行穩壓、放大、濾波、衰減的模塊以及對各通道射頻開關、程控衰減的控制模塊、電源的開關以及外部SPI通信傳輸模塊。

5.一種矩陣一體化集成裝置的制造方法，其特征在于，包括以下步驟：

步驟1.發料:依據PCB基板設計清單，為制作PCB基板準備所需的材料；

步驟2.壓干膜：將步驟1處理完的PCB基板表面“黏”上一層會進行光化學反應的水溶性干膜，達到經感光呈現PCB基板上所有線路的原型；

步驟3.曝光：配合PCB制作底片，經由計算機自動定位后進行曝光，進而使PCB基板板面的干膜因光化學反應而產生硬化；

步驟4.顯影：將未受光的干膜以顯影藥水去掉，留已曝光干膜圖案；

步驟5.酸性蝕刻：將裸露出來的銅進行蝕刻，而得到PCB的線路；

步驟6.去干膜：再以藥水洗去附著于PCB基板表面已硬化的干膜；；

步驟7.一次疊壓：用熱壓合機器，對疊壓單元以鋼板重壓，經一定時間后，達到所符合之厚度及確定完全黏合后，兩個疊壓單元的黏合工作至此完成；

步驟8.鉆孔：由計算機自動定位，換取不同尺寸之鉆頭進行鉆孔；

步驟9.PTH：在鉆過之孔的表面產生薄薄一層化學銅，再鍍上銅以進行層間導通；

步驟10.多次疊壓：對多個疊壓單元按順序以鋼板重壓，達到符合的厚度，重復步驟10，完成盲孔的定位和鉆孔，按照設計要求重復步驟9，至此，PCB基板的黏合工作完成；

步驟11.重復步驟2至步驟6，完成表層的成型；

步驟12.噴涂：把適當濃度的綠漆均勻地噴涂在PCB基板上，或者借由刮刀以及網版，將油墨均勻的涂布在PCB基板上；

步驟13.顯像：用光將須保留綠漆的部份產生硬化，用水洗去未經曝光硬化部分，留下硬化無法洗去之部分，將上好的綠漆烘烤干燥，并確定牢實的附著PCB基板；

步驟14.噴錫：對PCB基板進行表面噴錫處理；

步驟15.成型：用數控銑刀把大Pane l的PCB板裁成所需要的尺寸；

步驟16.焊接和測試：將設計所使用的所有元器件焊接在PCB基板的表面，針對設計要求的性能對PCB基板做性能測試。