[發明專利]5G標準源高頻晶振電路

有效

• 申請號: 201910290246.X
• 申請日: 2019-04-11
• 公開（公告）號: CN110113005B
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 陳功
• 申請（專利權）人: 深圳市金科泰通信設備有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04;H03B5/32
• 代理公司: 北京維正專利代理有限公司 11508
• 代理人: 諸炳彬

本發明公開了一種5G標準源高頻晶振電路，屬于標準源晶振領域，其包括晶振控制電路，晶振控制電路包括時鐘參考單元、高頻晶振單元和PLL環路控制單元，時鐘參考單元包括可編程全硅溫度補償振蕩器，可編程全硅溫度補償振蕩器接收外界輸入的時鐘脈沖并輸出低頻的時鐘頻率Vout1；高頻晶振單元包括壓控振蕩器，壓控振蕩器輸出高頻的時鐘頻率Vout2，本發明具有通過可編程全硅溫度補償振蕩器受到外界溫度影響小的特點，向高頻晶振單元提供比較穩定的參考時鐘頻率，壓控振蕩器對接收的時鐘頻率進行濾波，保證輸出的波形穩定，有效減少晶振電路受溫度影響的效果。

技術領域

本發明涉及標準源晶振的技術領域，尤其是涉及一種5G標準源高頻晶振電路。

背景技術

目前單片機等中央處理器或集成芯片在工作時都需要時鐘電路為其提供穩定的時鐘振蕩頻率，即時間信號，時鐘電路的時鐘振蕩頻率越快中央處理器或集成芯片所能夠控制的時間越精確。而時鐘電路中主要是依靠晶振電路來產生振蕩頻率，在5G等需要高時鐘頻率的技術中，需要晶振電路產生極高并且穩定的振蕩頻率。通常的高頻晶振電路非常容易受到外界溫度、振動等條件的影響，并且難以長時間使用，所以在使用高頻晶振電路時，大部分廠家都會給高頻晶振電路加入各種補償電路，或直接采用低頻晶振電路放大頻率。

現有技術可參考申請公開號為CN109474239A的中國發明專利，其公開了一種5G標準源高頻晶振電路，屬于標準源晶振領域，其包括晶振控制電路，晶振控制電路包括時鐘參考單元、高頻晶振單元和PLL環路控制單元，時鐘參考單元向PLL環路控制單元輸出時鐘頻率Vout1，高頻晶振單元向PLL環路控制單元輸出時鐘頻率Vout2，PLL環路控制單元根據時鐘頻率Vout1和時鐘頻率Vout2生成控制信號PWM并傳輸給高頻晶振單元，高頻晶振單元根據接收到的控制信號PWM調整并向外界輸出時鐘頻率Vout2。

上述中的現有技術方案存在以下缺陷：通常晶振單元都使用壓控振蕩器，壓控振蕩器具有產生的波形好、相位噪聲圖曲線光滑的特點，提供的時鐘頻率質量好，但是容易受到溫度的影響，在電路工作發熱的時候，壓控振蕩器輸出的時鐘頻率容易出現誤差，即使有時鐘參考單元對高頻晶振單元進行補償，高頻晶振單元輸出的時鐘頻率還是難以達到標準。

發明內容

本發明的目的是提供一種5G標準源高頻晶振電路，通過可編程全硅溫度補償振蕩器受到外界溫度影響小的特點，向高頻晶振單元提供比較穩定的參考時鐘頻率，壓控振蕩器對接收的時鐘頻率進行濾波，保證輸出的波形穩定，有效減少晶振電路受溫度影響。

本發明的上述技術目的是通過以下技術方案得以實現的：

一種5G標準源高頻晶振電路，包括晶振控制電路，晶振控制電路包括時鐘參考單元、高頻晶振單元和PLL環路控制單元，時鐘參考單元接收外界輸入的時鐘脈沖并輸出低頻的時鐘頻率Vout1，高頻晶振單元輸出高頻的時鐘頻率Vout2，PLL環路控制單元通過時鐘頻率Vout1高頻晶振單元輸出控制信號PWM，并控制高頻晶振單元調整時鐘頻率Vout2，所述時鐘參考單元包括可編程全硅溫度補償振蕩器，可編程全硅溫度補償振蕩器接收外界輸入的時鐘脈沖并輸出低頻的時鐘頻率Vout1；

所述高頻晶振單元包括由石英晶體為主要組成成分的壓控振蕩器，壓控振蕩器輸出高頻的時鐘頻率Vout2。

通過采用上述方案，可編程全硅溫度補償振蕩器具有受外界溫度影響小、造價低、雜波多的特點，目前在需求時鐘頻率比較精準的領域內已經很少有在使用，但是可編程全硅溫度補償振蕩器在作為時鐘參考單元向高頻晶振單元提供參考時鐘頻率時，能夠有效地減少周圍環境溫度對時鐘頻率的影響，保證高頻晶振單元輸出的時鐘頻率Vout2穩定、準確，而壓控振蕩器又具有波形好、雜波少、能夠自動過濾雜波、受溫度影響大的特點，能夠對可編程全硅溫度補償振蕩器輸出的時鐘頻率Vout1進行自動濾波，大大減小了可編程全硅溫度補償振蕩器自身雜波多的缺點，兩個晶振芯片形成互補，在降低成本的同時，能夠有效地在溫度變化較大的情況下保證5G標準源高頻晶振電路提供的時鐘頻率的質量。