[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 201910284570.0
• 申請日: 2019-04-10
• 公開（公告）號: CN111816710A
• 公開（公告）日: 2020-10-23
• 發(fā)明（設計）人: 馬瑞吉;溫晉煬;王黎;程凱
• 申請（專利權）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發(fā)明公開一種半導體裝置，其包括埋設介電層、第一柵極結構、第二柵極結構、第一源/漏極區(qū)、第二源/漏極區(qū)、第一接觸結構和第二接觸結構。其中，第一柵極結構和第二柵極結構分別設置于埋設介電層的前側和背側，第一源/漏極區(qū)和第二源/漏極區(qū)會被設置于第一柵極結構和第二柵極結構之間，第一接觸結構會被設置于埋設介電層的前側且電耦合至第一源/漏極區(qū)，第二接觸結構設置于埋設介電層的背側且電耦合至第二源/漏極區(qū)。

技術領域

本發(fā)明涉及一種使用于射頻開關中的半導體裝置，特別是涉及一種采用硅覆絕緣基底的半導體裝置。

背景技術

在集成電路制作工藝方面，硅覆絕緣基底越來越受到重視，特別是在射頻電路的應用方面，射頻硅覆絕緣基底(RF-SOI)的應用越來越廣泛，已經(jīng)有逐步取代傳統(tǒng)的外延硅的趨勢。

目前，硅覆絕緣基底搭配射頻技術主要應用于智能型手機、Wi-Fi等無線通訊領域，3G/4G手機用的射頻器件，目前大部分已經(jīng)從傳統(tǒng)的化合物半導體升級到射頻硅覆絕緣基底技術。硅覆絕緣基底是指在硅基底上形成絕緣體的意思，原理就是在硅基底內，加入絕緣體物質，以進行阻抗值的調整，達到射頻元件特性的提升。

隨著通訊技術步入5G的世代，相應射頻元件的截止電容(Coff)和源/漏極寄生電容(Cds)也需要進一步降低，以符合高頻的需求。

發(fā)明內容

有鑒于此，本發(fā)明提供一種具有雙柵極結構的半導體裝置，以解決上述問題。

根據(jù)本發(fā)明一實施例，提供一種半導體裝置，包括埋設介電層、第一柵極結構、第二柵極結構、第一源/漏極區(qū)、第二源/漏極區(qū)、第一接觸結構和第二接觸結構。其中，第一柵極結構和第二柵極結構分別設置于埋設介電層的前側和背側，第一源/漏極區(qū)和第二源/漏極區(qū)會被設置于第一柵極結構和第二柵極結構之間，第一接觸結構會被設置于埋設介電層的前側且電耦合至第一源/漏極區(qū)，第二接觸結構設置于埋設介電層的背側且電耦合至第二源/漏極區(qū)。

為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施方式，并配合所附的附圖，作詳細說明如下。然而如下的優(yōu)選實施方式與附圖僅供參考與說明用，并非用來對本發(fā)明加以限制者。

附圖說明

圖1是本發(fā)明第一實施例半導體裝置在特定制作工藝階段的剖面示意圖；

圖2是本發(fā)明第一實施例半導體裝置被鍵合至另一載板上且半導體基底被移除后的剖面示意圖；

圖3是本發(fā)明第一實施例半導體裝置在形成背柵極結構后的剖面示意圖；

圖4是本發(fā)明第一實施例半導體裝置在形成接觸結構后的剖面示意圖；

圖5是本發(fā)明第一實施例半導體裝置在形成導電墊后的剖面示意圖；

圖6是本發(fā)明第二實施例的半導體裝置的剖面示意圖；

圖7是本發(fā)明第三實施例的半導體裝置的剖面示意圖；

圖8是本發(fā)明第四實施例的半導體裝置的剖面示意圖。

主要元件符號說明

10 半導體基底

12 埋設介電層

12-1 前側

12_2 背側

14、14_1、14_2 晶體管元件

141-1 第一源/漏區(qū)

141-2 第二源/漏區(qū)

142 柵極結構

143、143_1、143_2 載流子通道區(qū)

16 絕緣結構