[發(fā)明專利]計(jì)算裝置及計(jì)算機(jī)服務(wù)器

在審

• 申請?zhí)枺?/td>: 201910274005.6
• 申請日: 2019-04-04
• 公開（公告）號: CN109992081A
• 公開（公告）日: 2019-07-09
• 發(fā)明（設(shè)計(jì)）人: 謝憶純;馬甲坤;馬濤;盧戰(zhàn)勇;張楠賡
• 申請（專利權(quán)）人: 杭州嘉楠耘智信息科技有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F15/80
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 李佳

本發(fā)明提出了一種計(jì)算裝置及計(jì)算機(jī)服務(wù)器，其中，所述計(jì)算裝置包括多個芯片，每個芯片包括一模式選擇引腳，用于選擇芯片的輸出電壓模式。本發(fā)明計(jì)算裝置及計(jì)算機(jī)服務(wù)器避免了芯片引腳之間存在的反向電壓差，防止了芯片引腳被燒壞。

技術(shù)領(lǐng)域

本發(fā)明屬于計(jì)算技術(shù)領(lǐng)域，具體涉及一種計(jì)算裝置及計(jì)算機(jī)服務(wù)器。

背景技術(shù)

目前，根據(jù)計(jì)算的需求，通常需要將多個芯片按照串聯(lián)或串并聯(lián)的方式連接起來，串聯(lián)或串并聯(lián)連接的芯片會在不同電壓下通信，這樣就存在反向電壓差，而反向電壓差一方面會影響芯片之間的正常通信，另一方面可能會燒壞芯片的引腳。

針對上述問題，現(xiàn)有提出利用反向二極管保護(hù)的技術(shù)方案，但是反向二極管長期工作可能會被擊穿，擊穿之后仍然無法避免芯片引腳被燒壞的情況發(fā)生。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本發(fā)明提供了一種計(jì)算裝置及計(jì)算機(jī)服務(wù)器，以至少部分解決以上所提出的技術(shù)問題。

(二)技術(shù)方案

根據(jù)本發(fā)明的一個方面，提供了一種計(jì)算裝置，包括：多個芯片，每個芯片包括一模式選擇引腳，用于選擇芯片的輸出電壓模式。

在一些實(shí)施例中，所述模式選擇引腳用于接收控制信號，并根據(jù)所述控制信號選擇芯片的輸出電壓模式。

在一些實(shí)施例中，所述模式選擇引腳用于在其接收的控制信號為第一預(yù)設(shè)信號時，選擇芯片的輸出電壓模式為第一預(yù)設(shè)模式；在其接收的控制信號為第二預(yù)設(shè)信號時，選擇芯片的輸出電壓模式為第二預(yù)設(shè)模式。

在一些實(shí)施例中，所述多個芯片為串聯(lián)連接或混聯(lián)連接。

在一些實(shí)施例中，所述多個芯片串聯(lián)連接，每個芯片的輸出電壓模式均為1/Z模式。

在一些實(shí)施例中，所述計(jì)算裝置還包括：多個下拉電阻，每個下拉電阻的一端與一所述芯片的輸出端連接，另一端接參考地。

在一些實(shí)施例中，所述多個芯片為混聯(lián)連接，包括N*M個芯片，呈N行、M列蛇形排布，每一行中的M個芯片為并聯(lián)連接，相鄰行之間為串聯(lián)連接，其中，N＞1，M＞1。

在一些實(shí)施例中，所述N行的每一行中沿?cái)?shù)據(jù)信號傳輸方向位于最末端的一芯片的輸出電壓模式為1/Z模式，每一行中除所述最末端的一芯片之外的M-1個芯片的輸出電壓模式均為1/0模式。

在一些實(shí)施例中，所述的計(jì)算裝置還包括：下拉電阻，所述下拉電阻一端與所述最末端的一芯片的輸出端連接或者與所述最末端的一芯片的下一級芯片的輸入端連接，另一端接參考地。

根據(jù)本公開的另一個方面，提供了一種計(jì)算機(jī)服務(wù)器，包括所述的計(jì)算裝置。

(三)有益效果

從上述技術(shù)方案可以看出，本發(fā)明計(jì)算裝置及計(jì)算機(jī)服務(wù)器至少具有以下有益效果其中之一：

(1)本發(fā)明通過在芯片上設(shè)置模式選擇引腳來選擇芯片的輸出電壓模式，為解決反向壓差的問題提供了一種簡單、可行的實(shí)現(xiàn)方式，無需采用復(fù)雜的電路元件及連接關(guān)系，結(jié)構(gòu)簡單，便于應(yīng)用。

(2)本發(fā)明通過模式選擇引腳配合下拉電阻，解決了芯片在不同電壓下通信的反向電壓問題，保證了芯片之間的正常通信，避免了芯片的引腳被燒壞的情況。

(3)本發(fā)明通過對芯片模式選擇引腳輸入的合理設(shè)置，可同時應(yīng)用于在串聯(lián)連接結(jié)構(gòu)及串并聯(lián)混聯(lián)連接結(jié)構(gòu)中，對連接方式無限制，設(shè)計(jì)自由度高，方便使用。

附圖說明

圖1為依據(jù)本發(fā)明芯片1/0模式示意圖。

圖2為依據(jù)本發(fā)明芯片1/Z模式示意圖。