[發明專利]半導體互連結構及其制作方法

在審

• 申請號: 201910263386.8
• 申請日: 2019-04-02
• 公開（公告）號: CN111769074A
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 吳秉桓
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/535
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

1.一種半導體互連結構制作方法，其特征在于，包括：

提供上表面為第一介質層的第一半導體結構，所述第一介質層包括第一導電結構；

于所述第一介質層上制作第二半導體結構，所述第二半導體結構的上表面包括第二介質層，所述第二介質層包括第二導電結構；

在所述第二介質層進行光刻制程，以制作底部露出所述第一導電結構的第一垂直通孔、底部露出所述第二導電結構的第二垂直通孔以及位于所述第二介質層中與所述第一垂直通孔、所述第二垂直通孔上表面相交的導線溝槽，其中所述第一垂直通孔且經過所述第一介質層和所述第二半導體結構；

一次性填充導電材料于所述第一垂直通孔、所述第二垂直通孔和所述導線溝槽，以形成連接所述第一導電結構和所述第二導電結構的互連結構，所述互連結構包括位于所述第二介質層的第三導電結構、連通所述第二導電結構和所述第三導電結構的第四導電結構和連通所述第一導電結構和所述第三導電結構的第五導電結構。

2.如權利要求1所述的半導體互連結構制作方法，其特征在于，所述在所述第二介質層進行光刻制程包括：

通過第一光刻制程在所述第二介質層上蝕刻所述導線溝槽；

通過第二光刻制程在所述導線溝槽的下表面蝕刻所述第一垂直通孔，使所述第一垂直通孔經過所述第二半導體結構和所述第一介質層，底部露出所述第一導電結構；

通過第三光刻制程在所述導線溝槽的下表面蝕刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二導電結構。

3.如權利要求1所述的半導體互連結構制作方法，其特征在于，所述在所述第二介質層進行光刻制程包括：

通過第一光刻制程在所述第二半導體結構和所述第一介質層中蝕刻所述第一垂直通孔，使所述垂直通孔的底部露出所述第一導電結構；

通過第二光刻制程在所述第二介質層上蝕刻所述導線溝槽；

通過第三光刻制程在所述導線溝槽的下表面蝕刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二導電結構。

4.如權利要求1所述的半導體互連結構制作方法，其特征在于，所述在所述第二介質層進行光刻制程包括：

通過第一光刻制程在所述第二半導體結構和所述第一介質層中蝕刻所述第一垂直通孔，使所述垂直通孔的底部露出所述第一導電結構；

通過第二光刻制程在所述第二介質層中蝕刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二導電結構；

通過第三光刻制程在所述第二介質層上蝕刻連通所述第一垂直通孔和所述第二垂直通孔的所述導線溝槽。

5.如權利要求1所述的半導體互連結構制作方法，其特征在于，所述第一導電結構為焊盤或導線，所述第二導電結構為焊盤或導線，所述第三導電結構為導線。

6.一種半導體互連結構，其特征在于，包括：

第一半導體結構，上表面為第一介質層，所述第一介質層包括第一導電結構；

第二半導體結構，鍵合于所述第一介質層，上表面為第二介質層；

第二導電結構，位于所述第二介質層；

第三導電結構，位于所述第二介質層的上表面；

第四導電結構，下表面連接于所述第二導電結構，上表面連接于所述第三導電結構；

第五導電結構，經過所述第一介質層和所述第二半導體結構，下表面連接于所述第一導電結構，上表面連接于所述第三導電結構；

其中，所述第三導電結構、所述第四導電結構和所述第五導電結構通過同一次導電材料填充制程形成。