[發明專利]一種基于FPGA的SNAT系統及方法

有效

• 申請號: 201910252693.6
• 申請日: 2019-03-29
• 公開（公告）號: CN110086892B
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 蘇慶會;余軍;武元杰;劉武忠;吳世勇;王斌;楊光;李銀龍;王凱霖;徐諾
• 申請（專利權）人: 鄭州信大捷安信息技術股份有限公司
• 主分類號: H04L61/2503
• 分類號: H04L61/2503;H04L61/255
• 代理公司: 鄭州德勤知識產權代理有限公司 41128
• 代理人: 黃紅梅;黃軍委

1.一種基于FPGA的SNAT系統，其特征在于，包括：RAM塊單元、A端口單元、B端口單元和內網接口單元、外網接口單元；所述RAM塊單元分別與所述A端口單元、所述B端口單元連接，所述A端口單元分別與所述內網接口單元、所述外網接口單元連接；

所述RAM塊單元為FPGA的內部資源，包括有SNAT表項，用于聯合所述A端口單元進行SNAT轉換和SNAT鏈接跟蹤；

所述A端口單元用于FPGA接收所述內網接口單元或外網接口單元傳輸的IP數據包，并通過所述RAM塊單元采用HASH散列循環查找的方式進行SNAT轉換和SNAT鏈接跟蹤；

所述B端口單元用于進行所述RAM塊單元中SNAT表項的周期維護；

所述內網接口單元和所述外網接口單元用于接收IP數據包，并將所述IP數據包傳輸至所述A端口單元進行處理；

所述SNAT轉換原理為：

步驟1，內網接口單元接收IP數據包并傳輸至A端口單元進行源IP和源端口號的解析；

步驟2，所述A端口單元將所述源IP和源端口號作為輸入信息進行HASH映射后得到HASH值；所述HASH值包括HASH1值、HASH2值、HASH3值和HASH4值；

步驟3，通過所述HASH值依次查找所述RAM塊單元，若所述RAM塊單元中存在包括有所述源IP的SNAT表項，則匹配成功，并將所述源IP和源端口號轉換成公有IP和匹配成功的HASH值及RAM號，并通過外網接口單元發送出去；所述RAM塊單元有8個，每個RAM塊單元對應一個RAM號，分別為RAM1號、RAM2號、RAM3號、RAM4號、RAM5號、RAM6號、RAM7號、RAM8號，所述公有IP是預先分配的；

所述步驟3的具體實現過程包括：

步驟A1，通過所述HASH1值查找所述RAM1號，若所述RAM1號對應的RAM塊單元中存在包括有所述源IP的SNAT表項，則匹配成功，并將所述源IP和源端口號轉換成公有IP和所述HASH1值及所述RAM1號，并通過外網接口單元發送出去；否則通過所述HASH1值依次查找所述RAM2號、所述RAM3號、所述RAM4號、所述RAM5號、所述RAM6號、所述RAM7號和所述RAM8號，若仍未匹配成功，則執行步驟A2；

步驟A2，通過將所述HASH1值分別替換為所述HASH2值、所述HASH3值和所述HASH4值并依次重復所述步驟A1，若仍未匹配成功，則存在沖突并將所述IP數據包丟棄；

所述SNAT鏈接跟蹤原理為：

步驟S1，所述外網接口單元接收服務器返回的IP數據包并通過所述A端口單元解析獲得目的IP和目的端口號；所述目的IP和目的端口號為所述步驟3中的所述公有IP和所述匹配成功的HASH值及RAM號；

步驟S2，根據所述匹配成功的HASH值直接查找所述RAM號對應的所述RAM塊單元中的SNAT表項，將所述目的IP和目的端口號轉換成源IP和源端口號，并通過內網接口單元發送出去。

2.根據權利要求1所述的基于FPGA的SNAT系統，其特征在于，所述SNAT表項的內容包括源IP、源端口號、HASH值、協議號、時間戳和有效標識。

3.根據權利要求1所述的基于FPGA的SNAT系統，其特征在于，所述RAM塊單元的數量為8個，且8個RAM塊單元并行。

4.根據權利要求1所述的基于FPGA的SNAT系統，其特征在于，所述SNAT表項的周期維護包括通過所述B端口單元周期性進行所述SNAT表項的刪除和保留。

5.根據權利要求1所述的基于FPGA的SNAT系統，其特征在于，所述步驟3中將所述源IP和源端口號轉換成公有IP和匹配成功的HASH值及RAM號之后還包括將所述匹配成功的RAM號對應的RAM塊單元中的SNAT表項的時間戳進行更新。

6.根據權利要求5所述的基于FPGA的SNAT系統，其特征在于，所述SNAT表項的時間戳通過B端口周期性輪詢，若所述時間戳與當前時間的差值超過預設值，則刪除所述SNAT表項；否則，保留所述SNAT表項。