[發明專利]一種高精度FPGA焊點故障實時診斷方法及診斷裝置

有效

• 申請號: 201910248628.6
• 申請日: 2019-03-29
• 公開（公告）號: CN109932640B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 孟雙德;王倩;王可君
• 申請（專利權）人: 北京唯實興邦科技有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 紹興市寅越專利代理事務所(普通合伙) 33285
• 代理人: 郭云梅

1.一種高精度FPGA焊點故障實時診斷方法，其特征在于，該高精度FPGA焊點故障實時診斷方法是基于高精度FPGA焊點故障實時診斷裝置實現的，該高精度FPGA焊點故障實時診斷裝置包括狀態機，所述狀態機設有端口A、端口B、端口Clk-S、端口Clk-C、端口CntA以及端口CntB；

所述端口A和端口B分別用于連接FPGA上兩個待檢測的焊點引腳PinA和引腳PinB；

所述端口Clk-C用于連接時鐘信號，對端口A和端口B的狀態進行控制，其控制端口A或端口B輸出高電平狀態，對外接電容器進行充電；

所述端口Clk-S用于連接高頻時鐘采樣信號，對端口A或端口B的信號進行采樣，獲取端口A或端口B的狀態，并記錄相應的采樣周期數；

所述端口CntA用于輸出與端口A相對應的采樣信號周期，端口CntB用于輸出和端口B相對應的采樣信號周期；

所述狀態機還設有端口RST，所述端口RST用于輸入系統的復位信號；

所述狀態機工作時包括四個工作狀態，依次為空閑狀態、AWBR工作狀態、等待狀態以及ARBW工作狀態；

所述狀態機在空閑狀態時，端口A和端口B輸出低電平狀態，對外接電容器進行放電；所述狀態機進入AWBR工作狀態時，通過端口Clk-C的時鐘信號控制端口A輸出高電平狀態，通過端口A給外接電容器充電，同時，通過端口Clk-S的高頻時鐘采樣信號，將高頻時鐘的采樣頻率設置為100MHz，對端口B的信號進行采樣，采樣結果由端口CntB輸出；所述狀態機進入等待狀態時，端口A和端口B再次輸出低電平狀態，對外接電容器進行放電；所述狀態機進入ARBW工作狀態時，通過端口Clk-C的時鐘信號控制端口B輸出高電平狀態，通過端口B給外接電容器充電，同時，通過端口Clk-S的高頻時鐘采樣信號，對端口A的信號進行采樣，采樣結果由端口CntA輸出；

高精度FPGA焊點故障實時診斷方法包括以下步驟：

步驟S1，首先建立FPGA焊點故障診斷方法模型，所述FPGA焊點故障診斷方法模型包括兩個FPGA焊點的引腳PinA和PinB，兩個引腳PinA和PinB均連接一個外接電容器；

步驟S2，設置引腳PinA和引腳PinB均輸出低電平狀態，對外接電容器進行放電；

步驟S3，設置引腳PinA輸出高電平狀態，對外接電容器進行充電；

步驟S4，采用高頻時鐘對引腳PinB的信號進行采樣，實時獲取引腳PinB的狀態；

步驟S5，當引腳PinB輸出高電平狀態時，記錄高頻時鐘采樣的周期數，計算出引腳PinA對應的FPGA焊點的電阻值，

其中，引腳PinA對應的FPGA焊點的電阻值R為

其中，V_thresh為引腳PinB從低電平狀態到高電平狀態的臨界電壓值，V₁為外接電容器充電過程的最終電壓，C為外接電容器的電容值，n為高頻時鐘的周期數，f為高頻時鐘的采樣頻率；

步驟S6，根據步驟S5中計算出的FPGA焊點電阻值，判斷該FPGA焊點是否故障，并預測該FPGA焊點的壽命；

步驟S7，再次設置引腳PinA和引腳PinB均輸出低電平狀態，對外接電容器進行放電；

步驟S8，設置引腳PinB輸出高電平狀態，對外接電容器進行充電，參照步驟4和步驟5的方法獲取引腳PinB對應的FPGA焊點的電阻值，判斷該FPGA焊點是否故障，并預測該FPGA焊點的壽命。