[發明專利]一種射頻信號輸出裝置

有效

• 申請號: 201910246820.1
• 申請日: 2019-03-29
• 公開（公告）號: CN109995386B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 黃亮;杜云飛;楊陽;侯鈞;方建新
• 申請（專利權）人: 成都四威功率電子科技有限公司
• 主分類號: H04B1/04
• 分類號: H04B1/04
• 代理公司: 北京正華智誠專利代理事務所(普通合伙) 11870
• 代理人: 李夢蝶

1.一種射頻信號輸出裝置，其特征在于：包括控制模塊，所述控制模塊與嵌套脈沖信號產生模塊的控制端相連接；所述嵌套脈沖信號產生模塊的第一輸出端連接射頻開關的控制端；所述嵌套脈沖信號產生模塊的第二輸出端與高壓電源的控制端相連接；所述射頻開關的信號輸入端連接信號源，所述射頻開關的信號輸出端連接前級放大器的輸入端；所述前級放大器的輸出端連接脈沖行波管的輸入端，所述脈沖行波管的輸出端作為整個射頻信號輸出裝置的輸出端；所述高壓電源與脈沖行波管電連接；

其中，控制模塊通過控制嵌套脈沖產生模塊兩路脈沖上升沿之間和下降沿之間的時間間隔實現嵌套脈沖信號的產生，嵌套脈沖信號包括內側脈沖信號和外側脈沖信號，其中內側脈沖信號接入射頻開關的控制端，將信號源輸入射頻連續波信號調制為射頻脈沖信號；外側脈沖信號接入高壓電源的控制端，用于調制高壓電源的柵極電壓輸出，進而調制高壓電源對脈沖行波管的供電，使前級放大器輸出的調制脈沖射頻信號嵌套于脈沖行波管柵極開通時間內，進而實現行波管脈沖功率放大器輸出射頻脈沖信號上升沿、下降沿的優化。

2.根據權利要求1所述的射頻信號輸出裝置，其特征在于：所述控制模塊包括型號為EP2C8T144I8的芯片U4、型號為SPX3819M5-L-1-2的芯片U1、型號為SP1117-3.3的芯片U3、型號為PDL03-12S05的芯片U6、型號為EPCS4SI8的芯片U5、型號為24LC64的芯片U11、型號為SCXI-7050DFA-50MHZ的芯片Y1和規格為5x2的排針J1；

所述芯片U6的引腳2分別連接電容C2的一端和電容C39的一端并作為外部電源正極的接入端；所述芯片U6的引腳3連接電容C42的一端；所述芯片U6的引腳1分別連接所述電容C42的另一端、電容C39的另一端和電容C2的另一端并作為外部電源負極的接入端；所述芯片U6的引腳7連接電容C40的一端并接地；所述芯片U6的引腳6連接所述電容C40的另一端并作為5V電源輸出端；

所述芯片U3的引腳3分別與所述5V電源輸出端和電容C5的一端相連接；所述電容C5的另一端分別連接芯片U3的引腳1和電容C35的一端；所述芯片U3的引腳2連接所述電容C35的另一端并作為3.3V電源輸出端；

所述芯片U1的引腳1分別連接芯片U1的引腳3、電容C1的一端和3.3V電源輸出端；所述芯片U1的引腳2連接所述電容C1的另一端并接地；所述芯片U1的引腳5分別連接接地電容C33和接地電容C34并作為1.2V電源輸出端；

所述芯片U4的引腳5、引腳23、引腳29、引腳116、引腳127、引腳138、引腳77、引腳95、引腳102、引腳46、引腳54和引腳66均與3.3V電源輸出端相連接；所述芯片U4的引腳26、引腳50、引腳62、引腳81、引腳124和引腳131均連接1.2V電源輸出端；所述芯片U4的引腳6、引腳19、引腳27、引腳33、引腳39、引腳49、引腳56、引腳61、引腳68、引腳78、引腳80、引腳98、引腳105、引腳111、引腳117、引腳123、引腳128、引腳130和引腳140均接地；

所述芯片U4的引腳35和引腳107均連接1.2V電源輸出端；所述芯片U4的引腳37分別連接電阻R10的一端和電容C7的一端；所述電阻R10的另一端連接1.2V電源輸出端；所述電容C7的另一端分別連接接地電阻R33和芯片U4的引腳38；所述芯片U4的引腳109分別連接電阻R34的一端和電容C26的一端；所述電阻R34的另一端連接1.2V電源輸出端；所述電阻R26的另一端分別連接接地電阻R35和芯片U4的引腳110；所述芯片U4的引腳36和引腳34相連并接地；所述芯片U4的引腳106和引腳108相連并接地；

所述芯片U4的引腳132、引腳133和引腳134分別對應連接芯片U11的引腳7、引腳6和引腳5；所述芯片U4的引腳142接地，所述芯片U4的引腳144連接接地電容C44；所述芯片U11的引腳1、引腳2、引腳3和引腳4均接地；所述芯片U11的引腳8分別連接3.3V電源輸出端和接地電容C49；

所述芯片U4的引腳40接地，芯片U4的引腳67連接電阻R14的一端，所述電阻R14的另一端分別連接電阻R13的一端和接地電容C3；所述電阻R13的另一端連接3.3V電源輸出端；所述芯片U4的引腳88、引腳89、引腳90、引腳91、引腳22、引腳21和引腳18均相連并接地；所述芯片U4的引腳15通過電阻R11連接所述芯片Y1的引腳3；所述芯片Y1的引腳2接地，所述芯片Y1的引腳4連接3.3V電源輸出端；

所述芯片U4的引腳13分別連接所述排針J1的引腳9和電阻R8的一端，所述電阻R8的另一端連接3.3V電源輸出端；所述芯片U4的引腳10連接排針J1的引腳3；所述芯片U4的引腳12分別連接排針J1的引腳1和接地電阻R6；所述芯片U4的引腳11分別連接排針J1的引腳5和電阻R7的一端，所述電阻R7的另一端連接3.3V電源輸出端；所述排針J1的引腳2和引腳10接地，所述排針J1的引腳4連接3.3V電源輸出端；所述芯片U4的引腳14連接芯片U5的引腳2；所述芯片U4的引腳85和引腳84相連并接地；所述芯片U4的引腳16連接接地電阻R2；所述芯片U4的引腳15連接芯片U5的引腳6；所述芯片U4的83通過電阻R3連接3.3V電源輸出端；所述芯片U4的引腳20通過電阻R4連接3.3V電源輸出端；所述芯片U4的引腳82通過電阻R5連接3.3V電源輸出端；所述芯片U5的引腳4接地；所述芯片U5的引腳3分別連接芯片U5的引腳7、芯片U5的引腳8、接地電容C31和3.3V電源輸出端；

所述芯片U4的引腳76連接接地電容C43；所述芯片U4的引腳1連接芯片U5的引腳5；所述芯片U4的引腳2連接芯片U5的引腳1；所述芯片U4的引腳4接地。