[發明專利]一種復位信號產生電路、芯片及控制方法

有效

• 申請號: 201910245767.3
• 申請日: 2019-03-28
• 公開（公告）號: CN111752360B
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 黃帥;王煥東;符興建;劉蘇
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

本發明實施例提供一種復位信號產生電路、芯片及控制方法，該復位信號產生電路包括：第一信號接收端，用于接收低電平的源復位信號；與所述第一信號接收端連接的第一反相模塊，用于將所述源復位信號反相后，在所述第一反相模塊的輸出端輸出反相后的高電平信號；與所述第一信號接收端和所述第一反相模塊的輸出端分別連接的第一選擇模塊，用于在所述計算設備處于第一工作狀態時，選擇所述源復位信號作為第一復位信號進行輸出；在所述計算設備處于第二工作狀態時，選擇所述第一反相模塊輸出的高電平信號作為第二復位信號進行輸出。本發明實施例可以適用于低電平復位邏輯，也可以適用于高電平復位邏輯，能靈活的適應各種復位場景。

技術領域

本發明涉及電路技術領域，特別是涉及一種復位信號產生電路、芯片及控制方法。

背景技術

在電器設備上電時，通常會對內存等模塊進行上電復位，以使電器設備處于穩定的工作狀態；在電器設備工作時，為了節約功耗，在長時間未接收到用戶操作的情況下，通常會進入低功耗模式，在低功耗模式中控制模塊會進入休眠掉電狀態，而一些被控制模塊控制的重要模塊，例如內存等，其復位信號可能需要持續的高電平保持自刷新工作，以避免內存內部數據丟失，從低功耗模式喚起時通常不需要對內存等重要模塊進行復位，使得控制模塊可以恢復到休眠前的工作現場。

現有技術中，在上電或低功耗模式喚起時，控制模塊通常會輸出低電平信號，實現對各模塊的復位。低電平復位適合大部分的設備模塊，但是，休眠狀態下，控制模塊掉電后通常輸出低電平，為了保證該低電平不對內存進行復位，保持內存的自刷新，通常是在控制模塊進入休眠狀態后，由其他的電路承接重要模塊的處理。例如，如圖1所示的電路，在控制模塊與內存之間設置選擇邏輯電路，選擇邏輯電路還連接有：由電源(VDD)和電阻(R)組成的上拉電路、選擇信號輸入端；在控制模塊(處理器CPU)進入休眠狀態的情況下，選擇信號為低，選擇邏輯電路選擇輸入到該內存的輸入端INPUT與上拉電路連接，上拉電路保證INPUT為高電平，從而保持該內存的工作；在控制模塊正常工作的情況下，選擇信號為高，選擇邏輯電路選擇INPUT與CPU輸入信號端連接，由控制模塊承接該內存的復位以及工作等。

然而，現有技術中控制模塊的復位邏輯不夠靈活，導致為了適應控制模塊低電平復位邏輯，需要增加較為復雜的選擇邏輯電路及其他器件，導致電路連接復雜，且選擇邏輯電路及其他器件會造成額外的功耗，導致功耗較大。

發明內容

本發明實施例提供一種復位信號產生電路、芯片及控制方法，以解決控制模塊的復位邏輯不夠靈活的電路復雜的問題。

第一方面，本發明提供一種復位信號產生電路，所述復位信號產生電路包括：

第一信號接收端，用于接收低電平的源復位信號；

與所述第一信號接收端連接的第一反相模塊，用于將所述源復位信號反相后，在所述第一反相模塊的輸出端輸出反相后的高電平信號；

與所述第一信號接收端和所述第一反相模塊的輸出端分別連接的第一選擇模塊，用于在所述計算設備處于第一工作狀態時，選擇所述源復位信號作為第一復位信號進行輸出；在所述計算設備處于第二工作狀態時，選擇所述第一反相模塊輸出的高電平信號作為第二復位信號進行輸出。

可選的，還包括：

第二信號接收端，用于接收禁止復位信號；

與所述第二信號接收端和所述第一選擇模塊的輸出端分別連接的第二選擇模塊，用于在所述計算設備處于第三工作狀態時，選擇所述禁止復位信號作為第三復位信號進行輸出；在所述計算設備處于所述第一工作狀態時，選擇所述第一復位信號進行輸出；在所述計算設備處于所述第二工作狀態時，選擇所述第二復位信號進行輸出。