[發明專利]三維半導體存儲器件及其制造方法

在審

• 申請號: 201910242203.4
• 申請日: 2019-03-28
• 公開（公告）號: CN110349961A
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 李炅奐;姜昌錫;金容錫;林濬熙;金森宏治
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578;H01L27/11573;H01L27/11526
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

1.一種三維半導體存儲器件，包括：

多個電極結構，所述多個電極結構設置在襯底上并在一個方向上彼此平行地延伸，所述多個電極結構中的每一個電極結構包括在所述襯底上交替堆疊的電極和絕緣層；

多個垂直結構，所述多個垂直結構穿透所述多個電極結構；以及

電極分隔結構，所述電極分隔結構設置在所述多個電極結構中彼此相鄰的兩個電極結構之間，

其中每個所述電極包括：

與所述電極分隔結構相鄰的外部部分；以及

與所述多個垂直結構相鄰的內部部分，

其中，所述外部部分的厚度小于所述內部部分的厚度。

2.根據權利要求1所述的三維半導體存儲器件，其中，所述電極的所述外部部分從所述絕緣層的側壁水平突出。

3.根據權利要求1所述的三維半導體存儲器件，其中，

所述多個電極結構中彼此相鄰的所述兩個電極結構具有側壁，在所述側壁上形成有彼此垂直地間隔開的凹陷區，

所述絕緣層的側壁凹陷以分別限定所述電極的所述外部部分之間的所述凹陷區，并且

所述電極分隔結構包括絕緣間隔物，所述絕緣間隔物填充所述凹陷區并覆蓋所述多個電極結構中彼此相鄰的所述兩個電極結構的所述側壁。

4.根據權利要求3所述的三維半導體存儲器件，其中，每個所述電極包括阻擋金屬圖案和金屬圖案，

其中，所述金屬圖案在每個所述電極的所述外部部分處與所述絕緣間隔物接觸。

5.根據權利要求1所述的三維半導體存儲器件，其中，每個所述電極包括：

金屬圖案；以及

阻擋金屬圖案，所述阻擋金屬圖案從所述多個垂直結構中的每個垂直結構與所述金屬圖案的側壁之間的區域延伸到所述絕緣層與所述金屬圖案之間的區域中，

其中，所述金屬圖案在每個所述電極的所述內部部分處的厚度大于其在每個所述電極的所述外部部分處的厚度。

6.根據權利要求5所述的三維半導體存儲器件，其中，所述阻擋金屬圖案的側壁與所述金屬圖案的側壁水平地間隔開。

7.根據權利要求1所述的三維半導體存儲器件，其中，所述電極的所述外部部分具有傾斜的頂表面和傾斜的底表面。

8.根據權利要求1所述的三維半導體存儲器件，其中，每個所述電極包括在所述外部部分與所述內部部分之間的臺階部分。

9.根據權利要求1所述的三維半導體存儲器件，其中，所述電極分隔結構包括：

公共源極插塞，所述公共源極插塞平行于所述多個電極結構的延伸方向延伸并連接到所述襯底；以及

絕緣間隔物，所述絕緣間隔物設置在所述公共源極插塞與所述多個電極結構中彼此相鄰的所述兩個電極結構的側壁之間，

其中，所述絕緣間隔物覆蓋所述電極的所述外部部分的頂表面和底表面。

10.根據權利要求1所述的三維半導體存儲器件，所述三維半導體存儲器件還包括水平絕緣圖案，所述水平絕緣圖案在所述多個垂直結構中的每一個垂直結構與每個所述電極的側壁之間延伸，并覆蓋每個所述電極的所述內部部分的頂表面和底表面。

11.根據權利要求1所述的三維半導體存儲器件，其中，所述電極的所述外部部分之間的介電常數小于所述電極的所述內部部分之間的介電常數。

12.根據權利要求1所述的三維半導體存儲器件，其中，所述電極分隔結構包括絕緣間隔物，所述絕緣間隔物覆蓋所述多個電極結構中彼此相鄰的所述兩個電極結構的側壁，

其中，所述絕緣間隔物包括限定在彼此相鄰的所述電極的所述外部部分之間的氣隙。