[發(fā)明專利]包括堆疊管芯的半導(dǎo)體器件和測(cè)試該半導(dǎo)體器件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910241680.9
• 申請(qǐng)日: 2019-03-27
• 公開（公告）號(hào): CN110858586A
• 公開（公告）日: 2020-03-03
• 發(fā)明（設(shè)計(jì)）人: 金亨民;姜東勛;宋明俊
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): H01L25/18
• 分類號(hào): H01L25/18;G01R31/26
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 潘軍

半導(dǎo)體器件包括：至少兩個(gè)管芯，堆疊在底層的緩沖管芯上并且電耦合到底層的緩沖管芯，緩沖管芯包括位于其中的延遲控制電路。延遲控制電路被配置為：在測(cè)試模式操作期間，(i)接收并選擇性地延遲用于測(cè)試至少兩個(gè)管芯的測(cè)試輸入，并且(ii)將測(cè)試輸入和測(cè)試輸入的延遲版本分別傳送到至少兩個(gè)管芯中的第一管芯和至少兩個(gè)管芯中的第二管芯。至少兩個(gè)管芯可以包括緩沖管芯上的N(N＞2)個(gè)管芯的豎直堆疊，并且延遲控制電路可以包括位于其中的定時(shí)控制電路，定時(shí)控制電路被配置為以分級(jí)方式向N個(gè)管芯中的每個(gè)管芯提供測(cè)試輸入，使得使用測(cè)試輸入的在N個(gè)管芯中的每個(gè)管芯內(nèi)的相應(yīng)測(cè)試模式的開始時(shí)間相對(duì)于彼此不同步。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2018年8月7日在韓國知識(shí)產(chǎn)權(quán)局遞交的韓國專利申請(qǐng)No.10-2018-0092054的權(quán)益，其全部公開通過引用合并在此。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及測(cè)試半導(dǎo)體器件的方法，更具體地，涉及包含堆疊管芯的半導(dǎo)體器件及其測(cè)試方法。

背景技術(shù)

響應(yīng)于電子工業(yè)的快速發(fā)展和用戶的需求，電子設(shè)備變得更緊湊、性能更高并且容量更大。因此，包括在電子設(shè)備中的半導(dǎo)體器件的測(cè)試變得更加復(fù)雜。作為示例，在批量生產(chǎn)測(cè)試環(huán)境中，諸如數(shù)十或數(shù)百個(gè)晶片管芯(DIE)或半導(dǎo)體封裝件之類的半導(dǎo)體器件可以作為被測(cè)器件(DUT)進(jìn)行同時(shí)測(cè)試。另外，在DUT是包含多個(gè)堆疊管芯的半導(dǎo)體器件的情況下，要測(cè)試的電路的數(shù)量增加，測(cè)試環(huán)境中的峰值噪聲可能變得過大。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思提供了一種半導(dǎo)體器件和測(cè)試該半導(dǎo)體器件的方法，該半導(dǎo)體器件包含具有堆疊結(jié)構(gòu)的管芯，并且能夠減少由于在測(cè)試環(huán)境中可能發(fā)生的峰值噪聲和峰值功率而導(dǎo)致的測(cè)試性能的劣化。

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，提供了一種半導(dǎo)體器件，其包括堆疊在底層的緩沖管芯上并且電耦合到底層的緩沖管芯的至少兩個(gè)管芯。所述緩沖管芯包括延遲控制電路，所述延遲控制電路被配置為：接收并選擇性地延遲用于測(cè)試所述至少兩個(gè)管芯的測(cè)試輸入，并且將測(cè)試輸入和所述測(cè)試輸入的延遲版本分別傳送到所述至少兩個(gè)管芯中的第一管芯和所述至少兩個(gè)管芯中的第二管芯。所述至少兩個(gè)管芯可以在所述緩沖管芯上相對(duì)于彼此豎直堆疊。

此外，在本發(fā)明的這些實(shí)施例中的一些中，所述至少兩個(gè)管芯中的所述第一管芯包括位于其中的至少一個(gè)穿襯底通孔(TSV)，所述至少兩個(gè)管芯中的所述第二管芯經(jīng)由所述至少兩個(gè)管芯中的所述第一管芯內(nèi)的所述至少一個(gè)穿襯底通孔接收來自所述緩沖管芯的測(cè)試輸入。在本發(fā)明的一些其他實(shí)施例中，所述至少兩個(gè)管芯可以被配置為在所述緩沖管芯上的N個(gè)管芯的豎直堆疊，其中N是大于2的正整數(shù)。在這些實(shí)施例中，所述延遲控制電路可以包括定時(shí)控制電路，所述定時(shí)控制電路被配置為以分級(jí)方式向所述N個(gè)管芯中的每個(gè)管芯提供測(cè)試輸入，使得使用所述測(cè)試輸入的在所述N個(gè)管芯中的每個(gè)管芯內(nèi)的相應(yīng)測(cè)試模式的開始時(shí)間相對(duì)于彼此不同步，從而減少測(cè)試期間的峰值電流水平(和峰值噪聲)。

根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例，提供了一種半導(dǎo)體器件，包括：緩沖管芯；以及第一至第N堆疊管芯，堆疊在所述緩沖管芯上。這些堆疊管芯被配置為經(jīng)由穿通電極與所述緩沖管芯通信(其中N是等于或大于2的整數(shù))。所述緩沖管芯包括延遲控制電路，所述延遲控制電路被配置為接收和延遲用于測(cè)試所述第一至第N堆疊管芯的測(cè)試輸入。所述測(cè)試輸入可以由外部測(cè)試邏輯提供。所述延遲控制電路還被配置為在所述半導(dǎo)體器件的測(cè)試模式期間輸出延遲的測(cè)試輸入。并且，基于在所述延遲控制電路中設(shè)置的延遲量，向所述第一至第N堆疊管芯中的一些堆疊管芯發(fā)送所述測(cè)試輸入的定時(shí)不同于向所述第一至第N堆疊管芯中的其他堆疊管芯發(fā)送所述測(cè)試輸入的定時(shí)。