[發明專利]高壓MOS器件

有效

• 申請號: 201910240952.3
• 申請日: 2019-03-26
• 公開（公告）號: CN109994551B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 董潔瓊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本發明提供了一種高壓MOS器件，包括襯底、阱引出層、淺溝槽隔離層、第一有源區延伸層、源極、漏極及柵極，阱引出層及淺溝槽隔離層均內嵌在襯底內，第一有源區延伸層內嵌在淺溝槽隔離層內且與阱引出層間隔設置，當源極的電壓為0V時，第一有源區延伸層的電壓也為0V，且第一有源區延伸層在襯底底面上的投影與阱引出層在襯底底面上的投影不重合，柵極設置在淺溝槽隔離層及第一有源區延伸層背離襯底底面的一側，且柵極與淺溝槽隔離層及第一有源區延伸層絕緣設置，源極和漏極設置在柵極的相對兩側。通過在淺溝槽隔離層內增設第一有源區延伸層，并使第一有源區延伸層的電壓維持在0V，從而導致高壓MOS器件的耗盡區變小，降低了閾值電壓，緩解了體效應。

技術領域

本發明屬于半導體元器件技術領域，具體涉及高壓MOS器件。

背景技術

對于集成器件而言，在電路工作時，其中各個高壓MOS器件的襯底電位是時刻變化著的，如果對器件襯底的電位不加以控制的話，那么就有可能會出現場感應結以及源-襯底結正偏的現象。一旦發生這種現象時，器件和電路即告失效。所以，對于集成器件中的高壓MOS器件，需要在襯底與源區之間加上一個適當高的反向電壓——襯偏電壓，以保證器件始終能夠正常工作。

但是，由于加上了襯偏電壓的緣故，就將要引起若干影響器件性能的現象和問題，這就是襯偏效應(襯偏調制效應)，又稱為高壓MOS器件的體效應。具體來說，當高壓MOS器件加上襯偏電壓時，由于體效應的作用，會使高壓MOS器件的閾值電壓漂移，體效應越大，閾值電壓漂移越大。

目前，有人通過降低高壓MOS器件中的阱離子植入數量(well implant dose)來改善體效應。但隨著阱離子植入數量的減少，會增大高壓MOS器件的沿厚度方向上的阱離子穿通(well punch-through)。因此，現在急需一種可以有效降低高壓MOS器件體效應的方法。

發明內容

鑒于此，本發明提供了一種高壓MOS器件，通過在淺溝槽隔離層內增設第一有源區延伸層，且所述第一有源區延伸層在所述襯底底面上的投影與所述阱引出層在所述襯底底面上的投影不重合，使得高壓MOS器件在工作時，施加在襯底的電壓不會傳導至第一有源區延伸層中，并且控制第一有源區延伸層的電壓為0V，最終導致高壓MOS器件的耗盡區變小，從而減小了柵極上為了平衡耗盡區而增加的電壓，最終降低了閾值電壓，緩解了體效應。

本發明第一方面提供了一種高壓MOS器件，所述高壓MOS器件包括襯底、阱引出層、淺溝槽隔離層、第一有源區延伸層、源極、漏極及柵極，所述阱引出層及所述淺溝槽隔離層均內嵌在所述襯底內，所述第一有源區延伸層內嵌在所述淺溝槽隔離層內且與所述阱引出層間隔設置，當所述源極的電壓為0V時，所述第一有源區延伸層的電壓也為0V，且所述第一有源區延伸層在所述襯底底面上的投影與所述阱引出層在所述襯底底面上的投影不重合，所述柵極設置在所述淺溝槽隔離層及所述第一有源區延伸層背離所述襯底底面的一側，且所述柵極與所述淺溝槽隔離層及所述第一有源區延伸層絕緣設置，所述源極和所述漏極設置在所述柵極的相對兩側。

其中，所述柵極在所述襯底底面上的投影相較于所述源極與所述漏極在所述襯底底面上的投影鄰近所述第一有源區延伸層在所述襯底底面上的投影。

其中，所述柵極在所述襯底上的投影包括相對設置的第一側及第二側，所述源極及所述漏極在所述襯底底面上的投影分別位于所述第一側及所述第二側，所述第一有源區延伸層在所述襯底底面上的投影位于所述柵極在所述襯底底面上的投影的其他側。

其中，所述第一有源區延伸層在所述襯底底面上的投影與所述柵極在所述襯底底面上的投影鄰接或者間隔設置。

其中，所述第一有源區延伸層在所述襯底底面上的投影與所述柵極在所述襯底底面上的投影的間距為0-1μm。

其中，所述第一有源區延伸層在所述襯底底面上的投影與所述阱引出層在所述襯底底面上的投影的間距為0.13-5μm。