[發明專利]一種集成電路動態存儲電容漏電時間曲線測量裝置

在審

• 申請號: 201910211728.1
• 申請日: 2019-03-20
• 公開（公告）號: CN109903807A
• 公開（公告）日: 2019-06-18
• 發明（設計）人: 周家輝;劉一清;毛雨陽;高源
• 申請（專利權）人: 華東師范大學
• 主分類號: G11C29/50
• 分類號: G11C29/50
• 代理公司: 上海藍迪專利商標事務所(普通合伙) 31215
• 代理人: 徐筱梅;張翔

本發明公開了一種集成電路動態存儲電容漏電時間曲線測量裝置，包括核心控制模塊、電平轉換電路、信號緩沖調理電路、模數轉換器和電源模塊；核心控制模塊通過電平轉換電路將數據寫入動態存儲電容，再通過模數轉換器讀取經過信號緩沖調理電路調理的動態存儲電容的輸出電壓值，最后在顯示屏上顯示動態存儲電容的電壓時間曲線。本發明解決了集成電路動態存儲電容漏電時間曲線的板級測量問題，具有成本低、體積小、適用電壓范圍寬、可擴展性強、自動化測量、使用便捷等特點，可應用于集成電路（IC）測試的動態存儲電容漏電時間曲線測試領域。

技術領域

本發明涉及集成電路測試領域，尤其是一種集成電路動態存儲電容漏電時間曲線測量裝置。

背景技術

在集成電路產業中，動態存儲結構的應用非常廣泛，例如動態隨機存儲器DRAM以其讀寫速度快、面積小、價格低的優勢占有很大的存儲器市場，此外在一些顯示設備中也使用動態存儲結構存儲顯示數據。與SRAM使用的雙穩態電路不同的是，動態存儲結構使用存儲電容來存儲數據，由于CMOS工藝電路中存在各種漏電流，存儲電容的電壓會隨時間衰減，所以動態存儲結構需要進行額外的刷新操作來保持存儲電容上的存儲數據。

然而，動態存儲結構CMOS器件的參數不同會導致漏電流不同，而且即使是相同的動態存儲電路結構與相同的器件參數，由于集成電路制造工藝、供電電壓和工作溫度（PVT）的不同，也會造成漏電流的差異，這樣就使得動態存儲結構所需要的刷新時間不同。因此，對于動態存儲結構來說，測量其動態存儲電容的漏電時間曲線是非常必要的。然而，由于集成電路中的存儲電容的電容量大約是飛法（fF）數量級，遠小于電路板級的電容，如果直接使用市面上的示波器來測試動態電容漏電時間曲線，示波器的探頭增加了存儲電容漏電回路，存儲電容的電荷將很快被釋放掉，所以傳統的電路板級的測試方案無法實現集成電路動態存儲電容漏電時間曲線的測量。

發明內容

本發明的目的是針對現有技術的不足與實際應用需求而提供的一種集成電路動態存儲電容漏電時間曲線測量裝置，該裝置使用信號緩沖調理電路對集成電路動態存儲結構的輸出信號進行緩存調理，增強了芯片級電容輸出信號的驅動能力，解決了集成電路動態存儲電容漏電時間曲線的板級測量問題。

此外，該裝置核心處理模塊的微處理器的輸出信號通過電平轉換電路控制集成電路動態存儲結構的位選BL和字選WL輸入端，將數據寫入集成電路動態存儲結構的存儲電容中，模數轉換器將經過信號緩沖調理電路緩沖調理的、集成電路動態存儲結構的輸出模擬信號，轉換為數字信號輸入到核心處理模塊的微處理器，微處理器通過模數轉換器不斷采樣得到動態存儲電容的電壓值，最后在顯示屏上顯示集成電路動態存儲電容的漏電時間曲線，實現了集成電路動態存儲電容漏電時間曲線的自動化測試。該裝置的電平轉換電路拓寬了集成電路動態存儲結構輸入控制信號的電壓范圍，使該裝置可適用于多種工作電壓的動態存儲結構的存儲電容漏電時間曲線測量。

本裝置具有成本低、體積小、適用電壓范圍寬、可擴展性強、使用便捷等特點，解決了集成電路動態存儲電容漏電時間曲線的板級測量問題，同時使得集成電路動態存儲電容漏電時間曲線測試實現自動化，降低集成電路測試的人力成本，提高集成電路測試的效率。

實現本發明目的的具體技術方案是：

一種集成電路動態存儲電容漏電時間曲線測量裝置，該裝置包括核心控制模塊、電平轉換電路、信號緩沖調理電路、模數轉換器、顯示屏及電源模塊；所述核心控制模塊分別與電平轉換電路、模數轉換器、顯示屏及電源模塊連接；電平轉換電路分別與核心控制模塊和電源模塊連接；信號緩沖調理電路分別與核心控制模塊和電源模塊連接；模數轉換器與核心控制模塊、信號緩沖調理電路和電源模塊連接；顯示屏與核心控制模塊和電源模塊連接。

所述核心控制模塊由微處理器、時鐘模塊、復位模塊及JTAG接口構成；微處理器分別與時鐘模塊、復位模塊及JTAG接口連接。

所述核心控制模塊中的微處理器與電平轉換電路、模數轉換器、顯示屏及電源模塊連接。