[發明專利]立體存儲器元件及其制作方法

有效

• 申請號: 201910207378.1
• 申請日: 2019-03-18
• 公開（公告）號: CN111725215B
• 公開（公告）日: 2023-05-19
• 發明（設計）人: 呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/27;H10B43/35;H10B43/27;H01L21/768;H01L23/538
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種立體存儲器元件，包含一襯底、多個導電層、多個絕緣層、一存儲器層疊結構、一絕緣部、一第二孔洞以及一介電填充柱。這些導電層以及絕緣層彼此交錯堆疊位于襯底上以形成一多層堆疊結構。多層堆疊結構具有多個第一孔洞沿第一方向排列，每一第一孔洞穿過這些導電層及絕緣層。存儲器層疊結構具有一第一串列部、一第二串列部以及一底串列部，底串列部連接在第一串列部以及第二串列部之間。絕緣部位于存儲器層疊結構的第一串列部、第二串列部以及底串列部之間。介電填充柱位于絕緣部上，且具有多個側凸出件分別接觸這些導電層。

技術領域

本發明內容是有關于一種存儲器元件及其制造方法，且特別是有關于一種具有高存儲密度的立體(three?dimensional，3D)存儲器元件及其制造方法。

背景技術

存儲器元件為可攜式電子裝置，例如MP3播放器、數碼相機、筆記型電腦、智能手機等...中重要的數據儲存元件。隨著各種應用程序的增加及功能的提升，對于存儲器元件的需求，也趨向較小的尺寸、較大的存儲容量。而為了因應這種需求，目前設計者轉而開發一種包含有多個存儲單元階層(multiple?plane?ofmemory?cells)堆疊的立體存儲器元件，例如垂直通道式(Vertical-Channel，VC)立體NAND快閃存儲器元件。

然而，隨著元件的關鍵尺寸微縮至一般存儲單元技術領域(common?memory?celltechnologies)的極限，如何在更微小的元件尺寸之中，獲得到更高的存儲儲存容量，同時又能兼顧元件的操作穩定性，已成了該技術領域所面臨的重要課題。因此，有需要提供一種先進的立體存儲器元件及其制作方法，來解決現有技術所面臨的問題。

發明內容

本說明書的一實施例公開一種立體存儲器元件，其包含一襯底、多個導電層、多個絕緣層、一存儲器層疊結構、一絕緣部、一第二孔洞以及一介電填充柱。這些導電層以及絕緣層彼此交錯堆疊位于襯底上以形成一多層堆疊結構。多層堆疊結構具有多個第一孔洞沿第一方向排列，每一第一孔洞穿過這些導電層及這些絕緣層。存儲器層疊結構具有一第一串列部、一第二串列部以及一底串列部，第一串列部位于每一第一孔洞內的側壁的一邊上，第二串列部位于每一第一孔洞內的側壁的另一邊上，底串列部連接在第一串列部以及第二串列部之間。絕緣部沿第一方向延伸，且位于存儲器層疊結構的第一串列部、第二串列部以及底串列部之間。第二孔洞位于絕緣部，且位于二相鄰第一孔洞之間。介電填充柱位于第二孔洞內。

在本說明書的其他實施例中，第二孔洞的內徑大于絕緣部的厚度。

在本說明書的其他實施例中，介電填充柱的每一側凸出件的寬度大于第二孔洞的內徑。

在本說明書的其他實施例中，第一串列部或第二串列部包含一U形通道層與一U形存儲層，U形存儲層包覆在U形通道層外。

在本說明書的其他實施例中，存儲器層疊結構的底串列部位于多層堆疊結構的對應的導電層內。

在本說明書的其他實施例中，立體存儲器元件更包含一埋藏氧化層，其中絕緣部的最底端對準多層堆疊結構的最底層的導電層或對準埋藏氧化層。

在本說明書的其他實施例中，每一個側凸出件位于二個緊鄰的絕緣層之間。