[發(fā)明專利]一種星載相控陣天線波束控制電路

有效

• 申請?zhí)枺?/td>: 201910207265.1
• 申請日: 2019-03-19
• 公開（公告）號: CN109830805B
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計(jì)）人: 劉佳;孫武;蔣清富;陳梟煜;徐春光;李珍珍;賈學(xué)振;柯騰倫
• 申請（專利權(quán)）人: 北京遙感設(shè)備研究所
• 主分類號: H01Q3/28
• 分類號: H01Q3/28;H01Q3/36;H01Q1/28;H01Q21/00
• 代理公司: 中國航天科工集團(tuán)公司專利中心 11024
• 代理人: 葛鵬

本發(fā)明公開了一種星載相控陣天線波束控制電路，其包括：波控處理FPGA芯片(1)、波控處理模塊(2)、波控處理FPGA配置PROM(3)、波控三模表決與控制反熔絲FPGA芯片(4)、波控三模表決與控制模塊(5)、上電復(fù)位及監(jiān)控芯片(6)、邏輯控制通信芯片(7)和參數(shù)存儲(chǔ)PROM(8)。本發(fā)明采用“FPGA+邏輯控制通信芯片”的數(shù)據(jù)流方式，并結(jié)合加載與刷新控制和全局復(fù)位的方式，提出一種星載相控陣天線波束控制電路，有效解決了星載天線波束控制靈活性的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及星載相控陣天線波束控制技術(shù)領(lǐng)域，特別是一種星載著陸測量雷達(dá)相控陣天線波束控制電路。

背景技術(shù)

波束控制是相控陣?yán)走_(dá)的關(guān)鍵技術(shù)之一，具體是指僅采用一部相控陣?yán)走_(dá)天線靈活實(shí)現(xiàn)不同的波束指向。在星載著陸測量雷達(dá)中，需要根據(jù)飛行器相對地表的姿態(tài)實(shí)現(xiàn)不同的對地波束測量?，F(xiàn)有的星載著陸測量雷達(dá)實(shí)現(xiàn)多波束測量均為多個(gè)雷達(dá)天線的固定安裝方式，這種測量雷達(dá)體制具備多波束測量能力，但是仍存在一些問題，如所需的天線硬件資源多、功耗大、體積大、安裝要求較高。

發(fā)明內(nèi)容

本發(fā)明目的在于提供一種星載著陸測量雷達(dá)相控陣天線波束控制電路，解決傳統(tǒng)著陸測量雷達(dá)天線硬件資源多、功耗大、體積大以及安裝要求較高的問題，進(jìn)一步解決星載天線波束控制靈活性的問題。

對此，本發(fā)明提出一種星載相控陣天線波束控制電路，其包括：波控處理FPGA芯片、波控處理模塊、波控處理FPGA配置PROM、上電復(fù)位及監(jiān)控芯片和參數(shù)存儲(chǔ)PROM，波控三模表決與控制反熔絲FPGA芯片、波控三模表決與控制模塊和邏輯控制通信芯片；波控處理模塊根據(jù)通過邏輯控制通信芯片接收到的外部波束指向信息，解析成相控陣天線全部通道的幅相值，與存儲(chǔ)在參數(shù)存儲(chǔ)PROM的幅相補(bǔ)償數(shù)據(jù)求和后，通過邏輯控制通信芯片外發(fā)，同時(shí)實(shí)現(xiàn)三模冗余，并將三份數(shù)據(jù)結(jié)果發(fā)送至波控三模表決與控制反熔絲FPGA芯片；波控三模表決與控制模塊實(shí)現(xiàn)三模表決和控制波控處理FPGA芯片的加載與刷新；波控三模表決與控制反熔絲FPGA芯片的加載數(shù)據(jù)總線輸入端與波控處理FPGA配置PROM的加載數(shù)據(jù)總線輸出端連接；波控三模表決與控制反熔絲FPGA芯片的加載控制總線輸出端與波控處理FPGA配置PROM的加載控制總線輸入端連接；波控三模表決與控制反熔絲FPGA芯片的數(shù)據(jù)總線輸出輸入端與波控處理FPGA芯片的數(shù)據(jù)總線輸出輸入端雙向連接；波控三模表決與控制反熔絲FPGA芯片的地址總線輸出端與波控處理FPGA芯片的地址總線輸入端連接；波控三模表決與控制反熔絲FPGA芯片的控制總線輸出端與波控處理FPGA芯片的控制總線輸入端連接；波控處理FPGA芯片的復(fù)位控制輸出端與上電復(fù)位及監(jiān)控芯片的復(fù)位控制輸入端連接；上電復(fù)位及監(jiān)控芯片的全局復(fù)位輸出端分別與波控處理FPGA芯片和波控三模表決與控制反熔絲FPGA芯片的全局復(fù)位輸入端連接；參數(shù)存儲(chǔ)PROM的數(shù)據(jù)總線輸出端與波控處理FPGA芯片的數(shù)據(jù)總線輸入端連接；參數(shù)存儲(chǔ)PROM的地址總線輸入端與波控處理FPGA芯片的地址總線輸出端連接；參數(shù)存儲(chǔ)PROM的控制總線輸入端與波控處理FPGA芯片的控制總線輸出端連接。

其中，上電后，波控三模表決與控制反熔絲FPGA芯片啟動(dòng)，波控三模表決與控制模塊開始運(yùn)行；三模表決與控制反熔絲FPGA芯片控制波控處理FPGA芯片進(jìn)行程序加載，之后按照預(yù)定周期對波控處理FPGA芯片的配置比特流進(jìn)行定時(shí)刷新，以保證配置信息可靠性；波控處理FPGA模塊的三路完全一致的數(shù)據(jù)處理單元對數(shù)據(jù)進(jìn)行并行處理，上述數(shù)據(jù)最終由波控三模表決與控制模塊讀出并進(jìn)行處理；波控三模表決與控制模塊分別讀取波控處理模塊的三路數(shù)據(jù)與中間狀態(tài)值，進(jìn)行三路原始數(shù)據(jù)的比較，利用2/3判決算法判定當(dāng)前組原始測量數(shù)據(jù)是否被打翻以及數(shù)據(jù)被打翻的通路；若出現(xiàn)波控處理模塊某路的結(jié)果與其他兩路不一致情況，波控三模表決與控制模塊完成對該路處理單元的刷新；若出現(xiàn)波控處理模塊兩路以上測量結(jié)果不一致的情況，波控三模表決與控制模塊產(chǎn)生內(nèi)部狀態(tài)復(fù)位控制信號觸發(fā)上電復(fù)位監(jiān)控芯片，上電復(fù)位監(jiān)控芯片輸出全局復(fù)位信號，完成對波控三模表決與控制反熔絲FPGA芯片和波控處理FPGA芯片的復(fù)位。