[發(fā)明專利]P+屏蔽層電位可調(diào)碳化硅MOSFET器件及制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910204773.4
• 申請(qǐng)日: 2019-03-18
• 公開（公告）號(hào): CN109920839B
• 公開（公告）日: 2020-11-27
• 發(fā)明（設(shè)計(jì)）人: 鄧小川;徐曉杰;曹厚華;高蜀峰;楊麗萍;李軒;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/10;H01L29/78;H01L21/336
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

本發(fā)明提供一種P+屏蔽層電位可調(diào)的溝槽型碳化硅MOSFET器件及其制作方法，制作方法包括：N?外延層注入鋁離子形成P+屏蔽層；外延形成P型基區(qū)；氮離子注入形成N+場(chǎng)截止層；鋁離子注入形成P+歐姆接觸區(qū)；氮離子注入形成N+源區(qū)并激活退火；刻蝕柵槽；柵氧化層熱生長(zhǎng)并氮化退火；多晶硅淀積與刻蝕，通過(guò)引入埋溝型MOSFET結(jié)構(gòu)實(shí)現(xiàn)P+屏蔽層電位可調(diào)：在阻斷狀態(tài)，埋溝型MOSFET導(dǎo)通，P+屏蔽層接地保護(hù)氧化層；在導(dǎo)通狀態(tài)，埋溝型MOSFET截止，P+屏蔽層浮空，不影響導(dǎo)通電阻，由于P+屏蔽層電位接地，器件柵漏電容較小，本發(fā)明在增強(qiáng)溝槽型碳化硅MOSFET器件氧化層可靠性的同時(shí)，又保證了器件正向?qū)ㄌ匦裕档土似骷_關(guān)損耗。

技術(shù)領(lǐng)域

本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，具體是一種P+屏蔽層電位可調(diào)的碳化硅功率UMOSFET器件。

背景技術(shù)

碳化硅(Silicon Carbide)材料作為第三代寬禁帶半導(dǎo)體材料的代表之一，具有禁帶寬度大、臨界擊穿電場(chǎng)高、熱導(dǎo)率高和電子飽和漂移速度高等特點(diǎn)，使其在大功率、高溫及高頻電力電子領(lǐng)域具有廣闊的應(yīng)用前景。

碳化硅MOSFET導(dǎo)通電阻低、開關(guān)損耗小更適用于高頻工作狀態(tài)，此外在高溫區(qū)也有優(yōu)良的電氣特性，逐漸成為新一代主流的低損耗功率器件。市面上的碳化硅MOSFET主要有平面柵和槽形柵兩種。平面柵器件基區(qū)間的JFET效應(yīng)明顯地增大了其正向?qū)娮琛２蹡判吞蓟鐼OSFET消除了平面型的JFET區(qū)，因而減小了正向?qū)娮琛Ｓ捎谔蓟璨蹡臡OSFET比平面柵MOSFET具有更高的溝道密度和更低的導(dǎo)通電阻，因此被稱為第二代SiCMOSFET器件。

碳化硅槽柵MOSFET在反向工作時(shí)，利用N-漂移區(qū)耗盡來(lái)承受較高的反向偏壓，由于碳化硅材料的高臨界擊穿電場(chǎng)，槽柵底部漂移區(qū)在臨近擊穿時(shí)會(huì)達(dá)到很高的電場(chǎng)。而氧化層的介電常數(shù)小于碳化硅材料，因此電場(chǎng)強(qiáng)度大約是碳化硅的2.8倍，再加上曲率效應(yīng)使得氧化層拐角聚集極高的電場(chǎng)強(qiáng)度，長(zhǎng)時(shí)間工作在高電場(chǎng)下會(huì)導(dǎo)致柵氧化層發(fā)生退化，可靠性下降。為了降低器件反向工作時(shí)氧化層的電場(chǎng)強(qiáng)度，提高氧化層的可靠性，通常在溝槽氧化層底部引入P+屏蔽層來(lái)屏蔽高電場(chǎng)強(qiáng)度的影響。

P+屏蔽層可分為接地與浮空兩種。接地型的P+屏蔽層總是工作在零電位，屏蔽了部分柵漏電容，降低了開關(guān)損耗，可以更好地屏蔽氧化層中的電場(chǎng)。但其引入的JFET效應(yīng)會(huì)顯著地增加正向?qū)娮琛８】招妥钪饕膬?yōu)點(diǎn)是幾乎不會(huì)增加器件的正向?qū)娮瑁珜?duì)氧化層電場(chǎng)的屏蔽作用相對(duì)較弱，而且器件的柵漏電容較大，開關(guān)損耗較大。

發(fā)明內(nèi)容

本發(fā)明的目的是結(jié)合兩種P+屏蔽層的優(yōu)點(diǎn)，提出一種P+屏蔽層電位可調(diào)的碳化硅UMOSFET器件及制備方法。通過(guò)P溝道埋溝型MOSFET結(jié)構(gòu)來(lái)調(diào)節(jié)P+屏蔽層的電位：當(dāng)器件工作在反向阻斷狀態(tài)時(shí)，柵極接地電位或負(fù)電位，埋溝型MOSFET導(dǎo)通，P+屏蔽層與源極相接，保護(hù)氧化層的能力較強(qiáng)；當(dāng)器件工作在正向?qū)顟B(tài)時(shí)，源漏電壓較小，柵極偏壓較大，埋溝型MOSFET截止，P+屏蔽層浮空，因此對(duì)器件的導(dǎo)通電阻幾乎沒(méi)有影響。由于P+屏蔽層的電位在器件開關(guān)時(shí)通過(guò)源極下方的埋溝型MOSFET調(diào)節(jié)，因此器件的柵漏電容也相對(duì)較小。因此本發(fā)明在增強(qiáng)器件反向工作時(shí)氧化層可靠性的同時(shí)，又保證了器件的正向?qū)ㄌ匦裕档土似骷拈_關(guān)損耗。

為達(dá)到上述目的，本發(fā)明采用下述技術(shù)方案：