[發明專利]用于RISC-V架構的中斷系統

在審

• 申請號: 201910198363.3
• 申請日: 2019-03-15
• 公開（公告）號: CN110007964A
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 胡振波
• 申請（專利權）人: 芯來科技（武漢）有限公司
• 主分類號: G06F9/32
• 分類號: G06F9/32;G06F9/30
• 代理公司: 蘇州中合知識產權代理事務所(普通合伙) 32266
• 代理人: 趙曉芳

1.一種用于RISC-V架構的中斷系統，所述系統包括：mstatus寄存器、medeleg寄存器、mideleg寄存器、mie寄存器、mtvec寄存器、mtvt寄存器、mscratch寄存器、mepc寄存器、mcause寄存器、mtval寄存器、mip寄存器、mnxti寄存器、mintstatus寄存器、mscratchcsw寄存器和mscratchcsw1寄存器，其特征在于，還包括有：pushmcause寄存器、pushmepc寄存器、中斷響應寄存器和mtvt2寄存器；

所述pushmcause寄存器，用于通過指令將mcause中的值存入堆棧中；

所述pushmepc寄存器，用于通過指令將mepc中的值存入堆棧中；

所述中斷響應寄存器，用于通過指令響應CLIC發出的非向量中斷請求，獲取中斷子程序入口地址和修改全局中斷使能；

所述mtvt2寄存器，用于儲存CLIC模式下的非向量中斷的基地址。

2.根據權利要求1所述的用于RISC-V架構的中斷系統，其特征在于，所述pushmcause寄存器中，用于將mcause中的值存入堆棧中的指令為：“csrrwi x0,pushmcause,offset”；所述pushmepc寄存器中，用于將mepc中的值存入堆棧中的指令為：“csrrwi x0,pushmepc,offset”。

3.根據權利要求2所述的用于RISC-V架構的中斷系統，其特征在于，所述中斷響應寄存器為mintsel_jal寄存器或jalmnxti寄存器，所述mintsel_jal寄存器中，用于實現響應CLIC發出的非向量中斷請求的指令為：“csrrw ra,mintsel_jal,ra”；所述jalmnxti寄存器寄存器中，用于實現響應CLIC發出的非向量中斷請求的指令為：“csrrw ra,jalmnxti,ra”。

4.根據權利要求3所述的用于RISC-V架構的中斷系統，其特征在于，所述“csrrw ra,mintsel_jal,ra”指令，用于保存完上下文后，控制硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口地址；還用于非向量中斷咬尾發生后，硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口。

5.根據權利要求3所述的用于RISC-V架構的中斷系統，其特征在于，所述“csrrw ra,jalmnxti,ra”指令，用于保存完上下文后，控制硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口地址；還用于非向量中斷咬尾發生后，硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口。

6.一種用于RISC-V架構的中斷系統，所述系統包括：mstatus寄存器、medeleg寄存器、mideleg寄存器、mie寄存器、mtvec寄存器、mtvt寄存器、mscratch寄存器、mepc寄存器、mcause寄存器、mtval寄存器、mip寄存器、mnxti寄存器、mintstatus寄存器、mscratchcsw寄存器和mscratchcsw1寄存器，其特征在于，還包括有：swmcause指令、swmepc指令、jmnxti指令和mtvt3寄存器；

所述swmcause指令，用于通過指令將mcause中的值存入堆棧中；

所述swmepc指令，用于通過指令將mepc中的值存入堆棧中；

所述jmnxti指令，用于通過指令響應CLIC發出的非向量中斷請求；

所述mtvt3寄存器，用于儲存CLIC模式下的非向量中斷的基地址。

7.根據權利要求6所述的用于RISC-V架構的中斷系統，其特征在于，所述swmcause指令中，用于將mcause中的值存入堆棧中的指令為：“swmcause offset(sp)”；所述swmepc指令中，用于將mepc中的值存入堆棧中的指令為：“swmepc offset(sp)”；所述jmnxti指令指令中，用于響應CLIC發出的非向量中斷請求的指令為：“jmnxti ra”。

8.根據權利要求7所述的用于RISC-V架構的中斷系統，其特征在于，所述“jmnxti ra”指令，用于保存完上下文后，控制硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口地址；還用于非向量中斷咬尾發生后，硬件進行一系列操作，然后跳轉到對應中斷ID的中斷子程序的入口。