[發(fā)明專利]一種高效率電流檢測和限流功能的保護電路

在審

• 申請?zhí)枺?/td>: 201910173551.0
• 申請日: 2019-03-07
• 公開（公告）號: CN109787207A
• 公開（公告）日: 2019-05-21
• 發(fā)明（設(shè)計）人: 姚和平;支知淵;宋苗;閆苗苗
• 申請（專利權(quán)）人: 上海長園維安電子線路保護有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02;H02H1/00
• 代理公司: 上海諾衣知識產(chǎn)權(quán)代理事務所(普通合伙) 31298
• 代理人: 衣然

本發(fā)明公開了一種高效率電流檢測和限流功能的保護電路，所述保護電路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一電阻、第二電阻、第一電容、第一運算放大器。基準電流IREF通過第一NMOS管和第二NMOS管傳輸電流，作為整個模塊的偏置電流。從第五PMOS管的漏端向外界負載提供電流。本發(fā)明可以在芯片輸出處于重載或者短路情況下，通過電流檢測電路和限流反饋調(diào)節(jié)環(huán)路，實現(xiàn)恒定電流輸出，從而保護電路免受大功率損壞。

技術(shù)領(lǐng)域

本發(fā)明涉及電源管理技術(shù)領(lǐng)域的負載開關(guān)應用。針對傳統(tǒng)負載開關(guān)功耗大、效率低和無限流功能的缺點，提出了一種高效電流檢測和限流功能的保護電路實現(xiàn)方法。通過采用SENSEFET結(jié)構(gòu)的電流檢測電路實時檢測輸出電流，限制其最大輸出電流，防止重載或者短路情況下造成的供電系統(tǒng)崩潰。

背景技術(shù)

隨著電源管理技術(shù)和節(jié)能技術(shù)的發(fā)展，在筆記本電腦主板、LCDTV主板、STB機頂盒等電子系統(tǒng)應用中，內(nèi)部有不同電壓的多路電源，通常需要采用MOSFET作為配電開功能將供電系統(tǒng)的電源分配給所需設(shè)備使用。其作用是控制電源的上電時序進而抑制浪涌電流，對供電系統(tǒng)和設(shè)備之間進行隔離。由于該電源開關(guān)的功率MOSFET在正常工作時處于線性區(qū)，輸出電壓約等于輸入電壓，因此電源開關(guān)實現(xiàn)一個線性開關(guān)功能。早期的電源輸出功率不大，對過流保護的需求不大，因而傳統(tǒng)的線性開關(guān)沒有電流檢測和限流功能而且靜態(tài)電流較大。隨著時代發(fā)展，電源輸出功率達到動輒10A+的輸出電流，對于具有電流檢測和限流功能的配電開關(guān)提上日程。需要一種配電開關(guān)不但可以較為精確地檢測和限制輸出電流，有效防止重載或者短路情況下造成的芯片損壞。

發(fā)明內(nèi)容

本發(fā)明的目的是設(shè)計一種高效率電流檢測和限流功能的保護電路，該電路可以在負載開關(guān)輸出處于重載或者短路時，通過內(nèi)部電流檢測和限制結(jié)構(gòu)，限制最大輸出電流，使電源處于恒流狀態(tài)，有效防止大功率造成的芯片損壞。

本發(fā)明為解決上述問題設(shè)計了一種電流檢測和限流功能的保護電路，其技術(shù)方案是：

第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一電阻R1、第二電阻RL、第一電容C1、第一運算放大器EA1。第一NMOS管(MN1)的漏極連接基準電流IREF、第一NMOS管柵極和第三NMOS管(MN3)柵極。第一NMOS管源極連接第二NMOS管MN2的漏極和柵極、第四NMOS管(MN4)柵極、第六NMOS管(MN6)柵極和第一電容C1的正相端。第一NMOS管襯底接地(GND)。第二NMOS管(MN2)源極和襯底接地。第一電容C1負相端接地。第三NMOS管(MN3)漏極連接第一PMOS管(MP1)的柵極和漏極，并與第二PMOS管(MP2)的柵極連接。第三NMOS管源極與第四NMOS管(MN4)漏極連接。第三NMOS管襯底、第四NMOS管源極和襯底均接地。第五NMOS管(MN5)柵極連接第七NMOS管(MN7)的柵極和漏極、第六PMOS管(MP6)的漏極。第五NMOS管漏極連接第二PMOS管(MP2)漏極和第三PMOS管(MP3)的柵極。第五NMOS管、第六NMOS管和第七NMOS管的源極和襯底均接地。第六NMOS管漏極連接第三PMOS管漏極、第四PMOS管(MP4)柵極和第五PMOS管(MP5)的柵極。第一電阻(R1)一端連接第四PMOS管的漏極，一端連接第六PMOS管的源極和襯底、第一誤差放大器(EA1)的負相端。第一誤差放大器輸出連接至第六PMOS管柵極。第三PMOS管(MP3)和第一、第二PMOS管的源極和襯底均接VDD。第四PMOS管和第五PMOS管的源極均接IN，襯底均接VDD。輸出端OUT接第五PMOS管的漏極、第一誤差放大器的正相端和第二電阻(RL)的一端。第二電阻(RL)的另一端接地。